張博威，王棟*，何云豐，閆得杰，關(guān)海南，吳凡路，2

天問一號(hào)高分辨率相機(jī)反熔絲FPGA軟件系統(tǒng)設(shè)計(jì)

張博威1，王棟1*，何云豐1，閆得杰1，關(guān)海南1，吳凡路1，2

（1.中國科學(xué)院 長春光學(xué)精密機(jī)械與物理研究所，吉林 長春 130033；2.中國科學(xué)院 月球與深空探測(cè)重點(diǎn)實(shí)驗(yàn)室，北京 100101）

天問一號(hào)執(zhí)行的任務(wù)屬于深空探測(cè)任務(wù)，其上高分辨率相機(jī)主控單元工作時(shí)間較長，為了提高主控FPGA的抗單粒子效應(yīng)及可靠性，選用反熔絲FPGA進(jìn)行軟件系統(tǒng)設(shè)計(jì)。其中，主控FPGA管理的調(diào)焦單元、時(shí)間碼守時(shí)校時(shí)等功能為安全關(guān)鍵項(xiàng)目。為提高軟件的健壯性，主控FPGA根據(jù)調(diào)焦機(jī)構(gòu)的光機(jī)結(jié)構(gòu)，設(shè)計(jì)基于加減速曲線的二細(xì)分控制方法，在滿足調(diào)焦速度的前提下，避開機(jī)構(gòu)共振頻率，實(shí)現(xiàn)步進(jìn)電機(jī)驅(qū)動(dòng)調(diào)焦機(jī)構(gòu)平穩(wěn)的運(yùn)轉(zhuǎn)；同時(shí)，天問一號(hào)環(huán)繞器在環(huán)火段位置時(shí)，高分相機(jī)需要執(zhí)行拍攝任務(wù)，拍攝指令為延時(shí)指令，對(duì)時(shí)間有較高要求，在此基礎(chǔ)上主控FPGA設(shè)計(jì)時(shí)間碼守時(shí)校時(shí)功能，確保高分相機(jī)在任務(wù)段精確執(zhí)行拍攝任務(wù)。實(shí)驗(yàn)結(jié)果表明：調(diào)焦機(jī)構(gòu)速度爬升時(shí)間為112.2 ms；時(shí)間守時(shí)的精度為1.25 s。實(shí)現(xiàn)了調(diào)焦單元的平穩(wěn)運(yùn)行和可靠的守時(shí)系統(tǒng)。

反熔絲FPGA；步進(jìn)電機(jī)；加減速曲線；星時(shí)管理

1 引　言

環(huán)繞器有效載荷分系統(tǒng)高分辨率相機(jī)（以下簡稱高分相機(jī)）是“天問一號(hào)”火星探測(cè)環(huán)繞器上安置的有效載荷之一，其主要科學(xué)任務(wù)是獲取火星表面重點(diǎn)區(qū)域的高分辨率影像，觀測(cè)火星表面地質(zhì)現(xiàn)象的形成和變化過程，為著陸探測(cè)優(yōu)選合適區(qū)域提供基礎(chǔ)數(shù)據(jù)和科學(xué)依據(jù)。

高分辨率相機(jī)軟件系統(tǒng)配置項(xiàng)劃分的原則是以電子學(xué)子系統(tǒng)硬件功能需求來劃分。分系統(tǒng)電子學(xué)上分為主控及存儲(chǔ)處理子系統(tǒng)和成像子系統(tǒng)。其中高分辨率相機(jī)主控接口擴(kuò)展邏輯FPGA屬于主控及存儲(chǔ)處理子系統(tǒng)，安裝在高分相機(jī)主控箱內(nèi)的主控板上。主要完成RS422通信，1553B通信控制、EMIF地址譯碼、調(diào)焦控制、編碼器采集、熱控采集等功能。

主控接口擴(kuò)展邏輯FPGA和存儲(chǔ)處理FPGA、成像控制FPGA、載荷控制器FPGA之間采用RS-422串行通訊和選通信號(hào)進(jìn)行信息交互，接收由載荷控制器FPGA發(fā)出的秒脈沖信號(hào)和遙控指令，采用差分傳輸方式采集絕對(duì)編碼器數(shù)據(jù)，按一定占空比的斬波信號(hào)對(duì)步進(jìn)電機(jī)實(shí)現(xiàn)啟動(dòng)和轉(zhuǎn)向控制，與主控DSP之間采用地址譯碼的形式進(jìn)行數(shù)據(jù)的交互，接收看門狗復(fù)位處的復(fù)位信號(hào)，采集16路熱控溫信號(hào)和4路熱控測(cè)溫信號(hào)并通過熱控開關(guān)實(shí)現(xiàn)加熱功能［1-5］。

2 主控FPGA系統(tǒng)構(gòu)成及其工作原理

2.1　主控FPGA系統(tǒng)的運(yùn)行環(huán)境

圖1為主控接口擴(kuò)展邏輯FPGA外部接口。芯片選用ACTEL公司的反熔絲器件A54SX72A-1-CQ208M，此芯片具有108 000個(gè)系統(tǒng)門。FPGA與CPU接口關(guān)系為20根地址線、32根數(shù)據(jù)線、以及CPU讀寫片選等信號(hào)。該FPGA主要用于產(chǎn)生CPU外圍設(shè)備讀寫、片選等接口信號(hào)，產(chǎn)生調(diào)焦步進(jìn)電機(jī)驅(qū)動(dòng)的控制信號(hào)，產(chǎn)生16路熱控控制信號(hào)，程控指令的鎖存與處理，實(shí)現(xiàn)四路RS-422接口，實(shí)現(xiàn)CPU與1553B之間的接口。

其中，主控FPGA與步進(jìn)電機(jī)和絕對(duì)編碼器之間的通信構(gòu)成調(diào)焦單元，主控FPGA與主控DSP和秒脈沖電路構(gòu)成星時(shí)管理模塊。

圖1　主控接口擴(kuò)展邏輯FPGA外部接口

2.2　主控FPGA系統(tǒng)的工作原理

相機(jī)控制器單元采用抗輻照的DSP+FPGA的構(gòu)架組成核心處理器控制單元，完成系統(tǒng)的運(yùn)控管理、內(nèi)外部通信管理、主動(dòng)熱控策略的控制、調(diào)焦位置的計(jì)算、像移補(bǔ)償參數(shù)及偏流角的計(jì)算、成像子系統(tǒng)控制、存儲(chǔ)及處理子系統(tǒng)控制；為了降低由于平臺(tái)姿、軌參數(shù)廣播延時(shí)帶來的像移補(bǔ)償誤差，高分相機(jī)的控制系統(tǒng)接收載荷控制器轉(zhuǎn)發(fā)的環(huán)繞器平臺(tái)姿態(tài)參數(shù)、軌道參數(shù)以及雷達(dá)測(cè)高參數(shù)。相機(jī)控制器通過1553B總線接收有效載荷管理單元的數(shù)據(jù)注入，作為一個(gè)RT地址接入有效載荷通信數(shù)據(jù)網(wǎng)，根據(jù)接收的工作命令進(jìn)行相應(yīng)工作。相機(jī)控制單元與成像子系統(tǒng)、調(diào)焦編碼器、存儲(chǔ)處理單元采用RS422串行通信進(jìn)行信息傳遞。

高分辨率相機(jī)主控接口擴(kuò)展邏輯FPGA屬于相機(jī)主控單元，安裝在高分相機(jī)主控箱內(nèi)的主控板上。圖2為主控接口擴(kuò)展邏輯FPGA運(yùn)行環(huán)境圖，高分相機(jī)主控箱是相機(jī)的綜合控制和功能管理中心，負(fù)責(zé)對(duì)高分相機(jī)進(jìn)行管理和控制，通過外部的數(shù)據(jù)和控制接口的輸入指令及參數(shù)完成CCD/CMOS成像控制、存儲(chǔ)處理控制、調(diào)焦控制、調(diào)光控制、熱控控制等規(guī)定的功能。［6-7］

圖2　主控接口擴(kuò)展邏輯FPGA運(yùn)行環(huán)境

3 調(diào)焦單元步進(jìn)電機(jī)控制算法

3.1　調(diào)焦單元的設(shè)計(jì)

為了能適應(yīng)運(yùn)載條件、空間環(huán)境以及探測(cè)軌道變化對(duì)高分相機(jī)成像質(zhì)量的影響，高分相機(jī)設(shè)置了調(diào)焦功能，通過對(duì)地面站接收到的圖像進(jìn)行質(zhì)量評(píng)估，采取地面注入方式進(jìn)行在軌調(diào)焦，或根據(jù)高分相機(jī)溫度水平以及探測(cè)距離進(jìn)行在軌調(diào)焦［8-10］。

相機(jī)控制器的FPGA作為調(diào)焦控制的核心單元，讀取編碼器信息，判斷調(diào)焦位置是否到達(dá)，如果調(diào)焦位置未到，則控制驅(qū)動(dòng)器，使得步進(jìn)電機(jī)轉(zhuǎn)動(dòng)，從而帶動(dòng)調(diào)焦鏡到達(dá)期望調(diào)焦位置。

高分相機(jī)的調(diào)焦采用德國Phytron公司的宇航級(jí)兩相混合式步進(jìn)電機(jī)和以色列Netzer公司的成熟產(chǎn)品18位絕對(duì)式編碼器以閉環(huán)的方式實(shí)現(xiàn)。

考慮到調(diào)焦控制是短期的任務(wù)行為，且執(zhí)行次數(shù)很少，風(fēng)險(xiǎn)可控，因此根據(jù)系統(tǒng)總體設(shè)計(jì)，對(duì)調(diào)焦電機(jī)不進(jìn)行備份設(shè)計(jì)和雙繞阻設(shè)計(jì)，對(duì)應(yīng)主控單元中的電機(jī)驅(qū)動(dòng)部分也不進(jìn)行備份，編碼器雖然也不進(jìn)行備份設(shè)置，但主控單元中的編碼器接收通信電路進(jìn)行了備份設(shè)計(jì)，以應(yīng)對(duì)通信失效。系統(tǒng)總體功能框圖如圖3所示。

圖3　系統(tǒng)總體功能框圖

3.2　基于S型曲線的2細(xì)分控制模式

主控FPGA根據(jù)地面發(fā)送的信息發(fā)送斬波脈沖信號(hào)和方向信號(hào)，控制電機(jī)轉(zhuǎn)動(dòng)。該步進(jìn)電機(jī)采用半步控制的方式（0.9°），在啟停位置加入S 形加減速曲線為基礎(chǔ)，用四相八拍的2細(xì)分工作方式轉(zhuǎn)動(dòng)。電機(jī)相電流的大小采用斬波控制的方式，而實(shí)際輸入給步進(jìn)電機(jī)的信號(hào)是從LMD18200輸出的，設(shè)備采用的步進(jìn)電機(jī)有A、B、C、D四相，其中A、B相連，C、D相連；以A、B兩相為例，當(dāng)PWM_A的占空比為70%（70%為電機(jī)相對(duì)調(diào)焦機(jī)構(gòu)留有5倍裕量的力矩大小，占空比誤差范圍為±5%），DIR_A為‘1’，則A、B之間占空比為70%，相電流方向?yàn)锳流向B；當(dāng)PWM_A的占空比為70%，同時(shí)DIR_A為‘0’，則A、B之間占空比為30%，相電流方向?yàn)锽流向A。按照以上關(guān)系，LMD18200按照電機(jī)控制時(shí)序，輸出占空比信號(hào)，并控制電流方向信號(hào)，實(shí)現(xiàn)步進(jìn)電機(jī)正反轉(zhuǎn)。其中，電機(jī)正轉(zhuǎn)按0，1……7，0的方向，反轉(zhuǎn)按7，6……0，7的方向。當(dāng)正向運(yùn)動(dòng)時(shí)，電機(jī)順時(shí)針旋轉(zhuǎn)，編碼器數(shù)值增大；當(dāng)反向運(yùn)動(dòng)時(shí)，電機(jī)逆時(shí)針旋轉(zhuǎn)，編碼器數(shù)值減小。

由于調(diào)焦方案選用的德國Phytron電機(jī)電阻較小，為了實(shí)現(xiàn)電機(jī)的開環(huán)控制，需采用恒流斬波控制方式，輸出驅(qū)動(dòng)步進(jìn)電機(jī)的四相八拍時(shí)序。以下計(jì)算占空比及設(shè)計(jì)驅(qū)動(dòng)波形。

以AB相為例，如圖4所示為步進(jìn)電機(jī)AB相電路圖。

以上式來確定到達(dá)額定電流所需時(shí)間t0。驅(qū)動(dòng)波形及電流示意圖見圖5。如采用＋15 V電壓驅(qū)動(dòng)試驗(yàn)用電機(jī)，在0～t0時(shí)間內(nèi)，以＋15 V電壓驅(qū)動(dòng)電機(jī)，t0～t1階段以恒定占空比驅(qū)動(dòng)電機(jī)（2.5×0.35/15）。表1為電機(jī)四相八拍工作時(shí)序表。調(diào)焦電機(jī)模塊內(nèi)部單元結(jié)構(gòu)圖如圖6所示。

圖5　驅(qū)動(dòng)波形及電流示意圖

表1電機(jī)四相八拍工作時(shí)序表

Tab.1　Motor four-phase eight-beat work timing table

圖6　調(diào)焦電機(jī)模塊內(nèi)部單元結(jié)構(gòu)

調(diào)焦模式開始時(shí)，調(diào)焦模塊上電，主控DSP通過與主控接口擴(kuò)展邏輯FPGA的地址譯碼控制調(diào)焦指令。當(dāng)檢測(cè)到調(diào)焦指令開時(shí)，電機(jī)開始轉(zhuǎn)動(dòng)；根據(jù)方向指令電機(jī)逆時(shí)針或順時(shí)針轉(zhuǎn)動(dòng)，直到運(yùn)行到目標(biāo)步數(shù)。

4 時(shí)間碼守時(shí)校時(shí)系統(tǒng)

星上的時(shí)間碼由于經(jīng)1553B傳輸，當(dāng)高分相機(jī)接收到后，會(huì)產(chǎn)生時(shí)間的延遲，在此基礎(chǔ)上加入了秒脈沖信號(hào)輔助修正［11］。圖7為秒脈沖接口時(shí)序圖。

圖7　秒脈沖接口時(shí)序圖

針對(duì)以上問題，主控FPGA設(shè)計(jì)一套守時(shí)校時(shí)策略，方法如下：

（1）自守時(shí)功能，守時(shí)時(shí)鐘25 M，晶振誤差為±50 PPM（±百萬分之50），每計(jì)1 s，誤差在±50 μs之間；主時(shí)鐘每周期為40 ns，故25 000周期為1 ms；自守時(shí)的時(shí)鐘計(jì)數(shù)器分為4字節(jié)的秒寄存器和2字節(jié)的毫秒寄存器，高分相機(jī)的系統(tǒng)時(shí)間采用自守時(shí)的時(shí)鐘計(jì)數(shù)器的時(shí)間。

（2）校時(shí)功能，有兩個(gè)校時(shí)影響因素，一個(gè)是秒脈沖信號(hào)，一個(gè)是DSP發(fā)送的平臺(tái)時(shí)間碼。當(dāng)接收秒脈沖信號(hào)后，啟動(dòng)延時(shí)計(jì)數(shù)器計(jì)時(shí)；當(dāng)收到EMIF寫入的平臺(tái)時(shí)間碼時(shí)，F(xiàn)PGA在收到平臺(tái)時(shí)間碼加上延時(shí)計(jì)數(shù)器計(jì)的值做為新的時(shí)間碼，更新到自守時(shí)的時(shí)鐘計(jì)數(shù)器中，同時(shí)清零延時(shí)計(jì)數(shù)器計(jì)；

（3）當(dāng)秒脈沖到來超過1.25 s后，主控接口擴(kuò)展邏輯FPGA仍未收到校時(shí)時(shí)間碼，延時(shí)計(jì)數(shù)器清零，時(shí)間系統(tǒng)按照內(nèi)部自守時(shí)的時(shí)鐘執(zhí)行。

（4）當(dāng)只收到校時(shí)平臺(tái)時(shí)間碼時(shí)，秒脈沖信號(hào)缺失，采用校時(shí)平臺(tái)時(shí)間碼更新自守時(shí)計(jì)數(shù)器。

（5）秒脈沖信號(hào)、平臺(tái)時(shí)間碼都缺失時(shí)，時(shí)間系統(tǒng)按照內(nèi)部自守時(shí)的時(shí)鐘執(zhí)行。

時(shí)間碼校時(shí)守時(shí)示意圖如圖8。

圖8　時(shí)間碼校時(shí)守時(shí)示意圖

時(shí)間碼校時(shí)守時(shí)流程見圖9：

圖9　時(shí)間碼校時(shí)守時(shí)流程

（1）復(fù)位初始化后，系統(tǒng)進(jìn)入自守時(shí)狀態(tài)，自守時(shí)秒計(jì)數(shù)器和毫秒計(jì)時(shí)器清零并開始計(jì)時(shí)，當(dāng)檢測(cè)到秒脈沖信號(hào)來臨后，延時(shí)寄存器開始計(jì)時(shí)；

（2）當(dāng)延時(shí)寄存器超過1.25 s后，主控接口擴(kuò)展邏輯FPGA仍未收到校時(shí)時(shí)間碼標(biāo)志信號(hào)，延時(shí)計(jì)數(shù)器清0，時(shí)間系統(tǒng)按照內(nèi)部自守時(shí)的時(shí)鐘執(zhí)行。

（3）當(dāng)延時(shí)寄存器在1.25 s內(nèi)收到校時(shí)時(shí)間碼標(biāo)志信號(hào)，延時(shí)計(jì)數(shù)器清0，同時(shí)將延時(shí)計(jì)數(shù)器內(nèi)的數(shù)值與校時(shí)時(shí)間碼的時(shí)間相加，賦給自守時(shí)計(jì)數(shù)器。

5 測(cè)量實(shí)驗(yàn)與結(jié)果

為保證電機(jī)不產(chǎn)生“失步”現(xiàn)象，需要對(duì)電機(jī)的矩頻特性進(jìn)行測(cè)試。

為此，搭建了步進(jìn)電機(jī)矩頻試驗(yàn)測(cè)試環(huán)境，測(cè)量不同電流不同轉(zhuǎn)速下的提起物塊的質(zhì)量。試驗(yàn)中采用+15 V驅(qū)動(dòng)電機(jī)，在0～0時(shí)間內(nèi)驅(qū)動(dòng)電機(jī)，0～1以恒定占空比控制電機(jī)。表2和圖10是電機(jī)矩頻特性的試驗(yàn)結(jié)果，由試驗(yàn)數(shù)據(jù)可知，在步進(jìn)電機(jī)繞組電流為0.56 A，轉(zhuǎn)速為10轉(zhuǎn)/分時(shí)，電機(jī)力矩為0.165 N·m，且力矩大小受轉(zhuǎn)速的影響并不大，由此可知電機(jī)實(shí)際力矩達(dá)到指標(biāo)與電機(jī)標(biāo)稱力矩指標(biāo)一致。

表2不同電流不同轉(zhuǎn)速下的提起物塊的質(zhì)量

Tab.2　Mass of the lifted block under different currents and different speeds

圖10　電機(jī)矩頻特性曲線

在力矩滿足的基礎(chǔ)上，根據(jù)上述調(diào)焦機(jī)構(gòu)的控制算法設(shè)計(jì)，設(shè)定點(diǎn)擊運(yùn)行100步，結(jié)果如圖11～14。

圖11　調(diào)焦電機(jī)加速段

圖12　調(diào)焦電機(jī)調(diào)整時(shí)間

Fig12Focus motor adjustment time

圖13　調(diào)焦電機(jī)減速段

圖14　調(diào)焦電機(jī)勻速段

6 結(jié)　論

本文根據(jù)火星探測(cè)中對(duì)高分相機(jī)主控單元可靠性的要求，提出了基于反熔絲FPGA對(duì)調(diào)焦電機(jī)加減速和一種可靠的星時(shí)管理方法，并介紹了主控FPGA的軟硬件結(jié)構(gòu)和工作原理。研究了在減少結(jié)構(gòu)振動(dòng)的前提下快速調(diào)焦的控制方式，并提高了星時(shí)管理的魯棒性。實(shí)驗(yàn)結(jié)果證明：調(diào)焦機(jī)構(gòu)速度爬升時(shí)間為112.2 ms；時(shí)間守時(shí)的精度為1.25 s。

［1］ 陳昌亞，方寶東，俞潔.遠(yuǎn)征火星［M］.北京：中國宇航出版社，2011.

CHEN C Y，F(xiàn)AND B D，YU J.［M］.Beijing：China Aerospace Press，2011. （in Chinese）

［2］ 侯建文，張曉嵐，王燕. 火星探測(cè)征程［M］. 北京：中國宇航出版社， 2013.

HOU J W，ZHANG X L，WANG Y，.［M］. Beijing：China Aerospace Press，2013. （in Chinese）

［3］ 王維，董吉洪，孟慶宇. 火星探測(cè)可見光遙感相機(jī)的發(fā)展現(xiàn)狀與趨勢(shì)［J］. 中國光學(xué)， 2014， 7（2）： 208-214.

WANG W， DONG J H， MENG Q Y. Current status and developing tendency of visible spectral remote sensing camera for Mars observation［J］.， 2014， 7（2）： 208-214.（in Chinese）

［4］ 王宇虹. 長征五號(hào)火箭成功發(fā)射天問一號(hào)火星探測(cè)器［J］. 導(dǎo)彈與航天運(yùn)載技術(shù)， 2020（4）： 101， 2.

WANG H Y. The Lone March-5 rocket successfully launched the Tianwen-1 Mars prope［J］.， 2020（4）： 101， 2.（in Chinese）

［5］ 禹應(yīng)時(shí). 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)［D］. 北京：北京理工大學(xué)， 2011.

YU Y S.［D］. Beijing： Beijing Institute of Technology， 2011. （in Chinese）

［6］ 劉海堂. 揭秘反熔絲FPGA的安全性［J］. 信息通信， 2017， 30（10）： 36-38.

LIU H T. Uncovering the security of anti-fuse FPGA［J］. Information & Communications， 2017， 30（10）：36-38. （in Chinese）

［7］ 王剛，李平，李威，等. 反熔絲的研究與應(yīng)用［J］. 材料導(dǎo)報(bào)， 2011， 25（11）： 30-33.

WANG G， LI P， LI W，. Research and application of antifuse［J］.， 2011， 25（11）： 30-33.（in Chinese）

［8］ 姜志國，韓冬兵，袁天云，等. 基于全自動(dòng)控制顯微鏡的自動(dòng)聚焦算法研究［J］. 中國圖象圖形學(xué)報(bào)， 2004， 9（4）： 396-401

JIANG Z G， HAN D B， YUAN T Y，. Study on auto focusing algorithm for automatic microscope［J］.， 2004， 9（4）： 396-401（in Chinese）

［9］ 蔣范明，王濤，姚惟琳. 基于反熔絲FPGA的純開環(huán)星載步進(jìn)電機(jī)驅(qū)動(dòng)器設(shè)計(jì)［J］. 電機(jī)與控制應(yīng)用， 2017， 44（9）： 54-59， 66.

JIANG F M， WANG T， YAO W L. Design of open loop space stepper motor driver based on antifuse FPGA［J］.， 2017， 44（9）： 54-59， 66.（in Chinese）

［10］ 吳曉波，安文斗，楊鋼. 圖像測(cè)量系統(tǒng)中的誤差分析及提高測(cè)量精度的途徑［J］. 光學(xué)精密工程， 1997， 5（1）：133-141.

WU X B， AN W D， YANG G. Error analysing and approaches of improving measureing precision in image measuring system［J］.， 1997， 5（1）： 133-141.（in Chinese）

［11］ 薛芳俠，姚益平，謝虹，等. 分布交互式仿真中的高性能時(shí)鐘設(shè)計(jì)問題研究［J］. 計(jì)算機(jī)仿真， 2006， 23（5）： 115-118.

XUE F X， YAO Y P， XIE H，. Design of high performance clock used in distributed interactive simulation system［J］.， 2006， 23（5）： 115-118.（in Chinese）

Design of Tianwen-1 high-resolution camera anti-fuse FPGA software system

ZHANG Bowei1，WANG Dong1*，HE Yunfeng1，YAN Dejie1，GUAN Hainan1，WU Fanlu1，2

（1，，，130033，；2，，100101，），：

In the context of deep-space exploration， such as the Tianwen-1 mission， reliability over a long working time is an essential requirement for the main control unit of the high-resolution camera. To improve the anti-single event effect and reliability of the master FPGA， an anti-fuse FPGA is used for the software system design. Functions such as focusing unit control， time code punctuality， and time correction， managed by the master FPGA， are safety-critical items. To improve the robustness of the software， the main control FPGA design employs a two-division control method based on the acceleration and deceleration curve for the optical-mechanical structure of the focusing mechanism. A stepper motor driver is used to match the focusing speed and avoid the resonance frequency of the mechanism， for the focusing mechanism to run smoothly； at the same time， when the Tianwen-1 surround is in the ring fire section， the high-resolution camera needs to perform shooting tasks by following delayed commands， creating a requirement for highly accurate timing. Thus， the master control FPGA design must ensure time code punctuality and timing function such that the high-resolution camera accurately executes the shooting task. The experimental results show that the movement time of the focusing mechanism is 112.2 ms and the accuracy of time keeping is 1.25 s. The design satisfies the requirements of a stable operation of the focusing unit and reliable timing.

anti-fuse FPGA； stepper motor； acceleration and deceleration curve； star time management

TP394.1；TH691.9

A

10.37188/OPE.20223002.0170

張博威（1988），男，遼寧葫蘆島人，碩士，助理研究員，2011年、2015年于東北大學(xué)分別獲得學(xué)士、碩士學(xué)位，主要從事航天運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)等方面的研究。E-mail：avkatdongda@163.com

王棟（1979），男，山西陽泉人，博士，研究員，碩士生導(dǎo)師，2002年于長春理工大學(xué)獲得學(xué)士學(xué)位，2007年于中國科學(xué)院研究生院獲得博士學(xué)位，主要從事空間光學(xué)遙感器總體設(shè)計(jì)、空間電子學(xué)總體設(shè)計(jì)、數(shù)字圖像處理等方面的研究。E-mail：wangd@ciomp.ac.cn

1004-924X（2022）02-0170-08

2020-09-21；

2020-11-08.

國家自然科學(xué)基金資助項(xiàng)目（No.42001345）；中國科學(xué)院月球與深空探測(cè)重點(diǎn)實(shí)驗(yàn)室開放基金資助項(xiàng)目（No.LDSE201901）