孫明輝，王劍峰，王波

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫 214035）

0 引言

集成電路工藝進(jìn)步和設(shè)計(jì)技術(shù)發(fā)展促使芯片功能日益復(fù)雜，集成度越來(lái)越高[1]。在高速數(shù)字系統(tǒng)中，電磁干擾（EMI：Electromagnetic Interference）和信號(hào)完整性及電源完整性密切相關(guān)，相互影響，如：信號(hào)過(guò)孔穿過(guò)參考平面時(shí)不僅會(huì)引起高速信號(hào)邊沿的畸變和退化，而且有可能由于阻抗突變和回路面積增大向電源/地平面注入足夠能量從而產(chǎn)生諧振[2]，引起較大的EMI。在芯片封裝時(shí)減小EMI噪聲，可以極大地減輕后續(xù)PCB級(jí)和整機(jī)的電磁兼容（EMC：Electromagnetic Compatibility）設(shè)計(jì)壓力，從而大幅度地縮短研發(fā)周期和降低成本，因此，EMI問(wèn)題在封裝設(shè)計(jì)中不可忽視。然而，隨著芯片集成度越來(lái)越高，尺寸日益減小，功能越來(lái)越復(fù)雜，元器件數(shù)目越來(lái)越多，芯片封裝設(shè)計(jì)面臨著嚴(yán)峻的EMC挑戰(zhàn)。

本文對(duì)在芯片封裝設(shè)計(jì)中存在的輻射EMI問(wèn)題和應(yīng)對(duì)方法進(jìn)行了分析與總結(jié)，對(duì)于今后在封裝設(shè)計(jì)中減小輻射EMI，保證芯片信號(hào)完整性有一定的指導(dǎo)意義。

1 輻射EMI的產(chǎn)生機(jī)理

在電子系統(tǒng)中，所有引起電磁場(chǎng)變化的因素或電磁場(chǎng)未得到有效控制之處都會(huì)導(dǎo)致輻射EMI的產(chǎn)生，如：接插件、過(guò)孔和通信接口等。輻射EMI有電場(chǎng)輻射和磁場(chǎng)輻射兩種形式，其中以電場(chǎng)輻射為主，而電場(chǎng)輻射按照輻射產(chǎn)生的原理不同又分為共模輻射和差模輻射。

1.1 共模輻射原理

共模輻射產(chǎn)生的主要原因是導(dǎo)線接地不良和接地引起的反射電位[3]。共模輻射噪聲在電路中是由導(dǎo)線兩端不可控的電壓降產(chǎn)生的。在圖1中，高頻傳輸電流ICM在流經(jīng)接地阻抗時(shí)，在接地系統(tǒng)中產(chǎn)生了壓降，當(dāng)有導(dǎo)線與這個(gè)系統(tǒng)相連接時(shí)，會(huì)形成電磁場(chǎng)，產(chǎn)生共模輻射。

圖1共模輻射示意圖

圖1 所示的是常見的輻射EMI共模形式。輻射頻率僅與導(dǎo)線是否連接到系統(tǒng)有關(guān)，與導(dǎo)線本身無(wú)關(guān)，也與系統(tǒng)的原始信號(hào)頻率無(wú)關(guān)。共模輻射可以理解為由地電壓驅(qū)動(dòng)的偶極或單極天線。

對(duì)于一個(gè)長(zhǎng)度為l的短偶極子天線，離輻射源距離為r處的遠(yuǎn)場(chǎng)中測(cè)得電場(chǎng)強(qiáng)度的幅度為：

式（1）中：f——信號(hào)頻率；

l——輻射導(dǎo)線長(zhǎng)度；

r——測(cè)試距離。

由于噪聲頻率不能被預(yù)測(cè)和控制，并且系統(tǒng)的天線長(zhǎng)度不能輕易地改變，因此，減小共模輻射噪聲最基本的方法是限制共模電流ICM。

1.2 差模輻射

如圖2所示，高頻傳輸電流IDM及其回流構(gòu)成了一對(duì)差分電流路徑，而其物理傳輸路徑形成了一個(gè)電流環(huán)，其面積為A。這種信號(hào)回路不能很好地控制干擾電流而形成了差模輻射[4]。

圖2 差模輻射示意圖

由此產(chǎn)生的差模輻射電場(chǎng)強(qiáng)度為：

式（2）中：f——差模輻射噪聲頻率；

r——天線在遠(yuǎn)場(chǎng)中的測(cè)試距離。

相對(duì)于共模輻射而言，差模輻射在能夠明確來(lái)源的情況下，通過(guò)控制其信號(hào)回流環(huán)路的面積可以有效地控制差模輻射強(qiáng)度[5]，而共模輻射不容易控制，因此，輻射EMI以共模輻射為主。

2 封裝設(shè)計(jì)中輻射EMI的產(chǎn)生原因

在封裝設(shè)計(jì)中，任何非理想互連結(jié)構(gòu)（鍵合線、信號(hào)過(guò)孔和參考平面不完整等）在高速信號(hào)或噪聲傳輸時(shí)都極易引起輻射EMI問(wèn)題，例如：走線、接插件和鍵合線等在1/4波長(zhǎng)的尺寸下可能產(chǎn)生天線效應(yīng)，成為輻射源。

在封裝設(shè)計(jì)中常見的EMI產(chǎn)生原因有以下幾種。

2.1 差分信號(hào)轉(zhuǎn)化為共模信號(hào)

在差分線的傳輸中，所有的信息都由差分信號(hào)來(lái)傳送，因此保持差分信號(hào)的質(zhì)量非常重要。而差分的對(duì)稱性是保持差分信號(hào)質(zhì)量的關(guān)鍵因素，任何不對(duì)稱因素都會(huì)使差分信號(hào)轉(zhuǎn)化為共模信號(hào)，從而產(chǎn)生EMI。

差分不對(duì)稱的情況主要有以下3種。

a）差分驅(qū)動(dòng)器跳變錯(cuò)位[6]

當(dāng)兩個(gè)差分驅(qū)動(dòng)器跳變發(fā)生錯(cuò)位時(shí)，差分信號(hào)產(chǎn)生失真現(xiàn)象，對(duì)共模信號(hào)產(chǎn)生影響。如圖3所示，當(dāng)錯(cuò)位從上升邊沿的20%跳變到兩倍時(shí)，差分信號(hào)邊沿變緩，上升時(shí)間明顯地變長(zhǎng)，差分信號(hào)傳輸產(chǎn)生時(shí)延差，破壞了差分信號(hào)的對(duì)稱性，此時(shí)差分信號(hào)轉(zhuǎn)化為了共模信號(hào)[7]。

圖3 驅(qū)動(dòng)器跳變錯(cuò)位時(shí)信號(hào)波形

b）差分線長(zhǎng)度不對(duì)稱

如果差分線走線長(zhǎng)度不相等，差分線信號(hào)之間不對(duì)稱，就會(huì)導(dǎo)致信號(hào)傳輸?shù)臅r(shí)延差從而引起差分信號(hào)轉(zhuǎn)化為共模信號(hào)。

根據(jù)經(jīng)驗(yàn)法則，當(dāng)走線長(zhǎng)度偏差超過(guò)上升沿空間延伸的10%時(shí)[8]，產(chǎn)生的共模噪聲就會(huì)造成嚴(yán)重的信號(hào)完整性問(wèn)題。因此，為了將時(shí)延差保持在上升時(shí)間的10%以內(nèi)，要求長(zhǎng)度偏差在上升沿空間延拓的10%以內(nèi)，即：

式（3）中：ΔL——使時(shí)延差保持在上升時(shí)間的10%以內(nèi)時(shí)，兩條走線之間的最大長(zhǎng)度偏差；

Rt——信號(hào)的上升時(shí)間；

v——差分信號(hào)的傳播速度。

c）負(fù)載不對(duì)稱

在高速信號(hào)中，當(dāng)某些因素影響了差分對(duì)的一條走線而未影響另一條時(shí)，即出現(xiàn)負(fù)載不對(duì)稱的情況，那么差分線也會(huì)產(chǎn)生失真，引起共模輻射。例如：一條走線遇到了一個(gè)測(cè)試焊盤而產(chǎn)生了容性負(fù)載，但另一條沒(méi)有，那么差分信號(hào)就會(huì)失真，對(duì)共模信號(hào)造成顯著的影響，產(chǎn)生輻射EMI[9]。

2.2 鍵合線引起串聯(lián)諧振

在封裝過(guò)程中，當(dāng)鍵合引線較長(zhǎng)時(shí)，其阻抗處處不連續(xù)，難以傳輸高速信號(hào)；然而，當(dāng)其承擔(dān)電源互連或地互連的作用時(shí)，容易引起串聯(lián)諧振，產(chǎn)生EMI噪聲。因此，鍵合引線作為一種阻抗不可控的互連結(jié)構(gòu)，容易引起輻射EMI的產(chǎn)生。

圖4 鍵合引線圖

2.3 封裝蓋板引起的EMI

封裝中的蓋板起到散熱和保護(hù)芯片的作用。但是，當(dāng)蓋板距離芯片很近時(shí)（目前封裝模型中約為0.2 mm），部分共模噪聲電流會(huì)耦合到蓋板的內(nèi)表面，成為新的輻射源，如圖5所示。同時(shí)，封裝蓋板和封裝基板之間會(huì)形成諧振腔，當(dāng)噪聲頻率或它的倍頻和固有諧振頻率一致時(shí)，輻射電場(chǎng)就會(huì)大幅度地增強(qiáng)。

圖5 封裝蓋板的輻射EMI模型

2.4 芯片的電磁耦合問(wèn)題

隨著封裝技術(shù)的發(fā)展，三維堆疊封裝已被廣泛地使用，三維封裝的一個(gè)重要意義就是縮小封裝體積，增加集成度，為了控制整體封裝的高度，芯片都被減得很薄，芯片間的電感性耦合問(wèn)題更加嚴(yán)重。對(duì)于集成了數(shù)字電路和射頻/模擬等敏感電路的混合信號(hào)三維堆疊封裝來(lái)說(shuō)，EMI的耦合途徑除了從PDN中傳播的傳導(dǎo)性耦合外，芯片之間的近場(chǎng)輻射耦合也會(huì)很嚴(yán)重。如圖6所示，芯片間的近場(chǎng)輻射耦合主要為芯片電流環(huán)路之間的電感性耦合。電感性耦合也被稱為磁耦合，當(dāng)干擾源是以電流形式出現(xiàn)時(shí)，此電流所產(chǎn)生的磁場(chǎng)會(huì)通過(guò)互感耦合對(duì)鄰近信號(hào)形成干擾。噪聲耦合幅度不僅與數(shù)字芯片、敏感芯片晶體管等效電流回路的相對(duì)位置，以及形狀和大小有關(guān)，噪聲源的幅度等因素也會(huì)影響噪聲耦合幅度。

圖6 傳統(tǒng)三維芯片堆疊示意圖

3 封裝設(shè)計(jì)中輻射EMI抑制方法

對(duì)于封裝設(shè)計(jì)中的輻射EMI問(wèn)題，現(xiàn)有的抑制方法主要集中在屏蔽、濾波和結(jié)構(gòu)改善等方面。針對(duì)上述分析的封裝設(shè)計(jì)中常見的輻射EMI問(wèn)題，國(guó)內(nèi)外主要研究的抑制方案如下所述。

3.1 差分信號(hào)中共模電流抑制

針對(duì)差分信號(hào)轉(zhuǎn)化為共模信號(hào)引起的輻射EMI問(wèn)題，大量研究學(xué)者對(duì)其進(jìn)行了探索，其中，研究的抑制方法主要有補(bǔ)償電容和共模濾波器。

3.1.1 補(bǔ)償電容

差分線的線長(zhǎng)不對(duì)稱造成的時(shí)延差，實(shí)質(zhì)上就是兩條走線拐角處的內(nèi)部結(jié)構(gòu)發(fā)生了改變，即電容和電感發(fā)生了變化。因此，可以在走線拐角處增加補(bǔ)償電容[10]來(lái)減小差分信號(hào)間的時(shí)延差，模型如圖7所示。

圖7 補(bǔ)償電容的模型

通過(guò)對(duì)差分線對(duì)拐角的模型分析，可推導(dǎo)得出補(bǔ)償電容C0的表達(dá)式為：

式（4）中：Zodd——差分線的奇模阻抗；

L13、L24——45°拐角的差分傳輸線的近似集總等效電路模型[7]中的耦合電感；

C11、C22——45°拐角的差分傳輸線的近似集總等效電路模型中的對(duì)地電容。

3.1.2 共模濾波器

針對(duì)共模信號(hào)產(chǎn)生的共模輻射，可以運(yùn)用共模濾波器將其抑制。共模濾波器不僅可以維持差分信號(hào)足夠的完整性，而且對(duì)共模噪聲呈現(xiàn)帶阻特性。臺(tái)灣交通大學(xué)吳宗霖科研團(tuán)隊(duì)曾提出一款基于缺陷地結(jié)構(gòu)（DGS：Defected Ground Structure）的寬帶共模濾波器，其結(jié)構(gòu)示意圖如圖8所示，該共模濾波器通過(guò)在地平面刻蝕U型和H型圖案，實(shí)現(xiàn)了3.1～9 GHz的共模抑制。然而，類似的共模濾波器的工作原理是基于反射共模信號(hào)，有可能造成源端的EMI問(wèn)題。此外，DGS自身存在輻射增強(qiáng)的風(fēng)險(xiǎn)。為此，研究團(tuán)隊(duì)在2015年設(shè)計(jì)了一種無(wú)反射共模噪聲吸收型電路，該電路在4～14 GHz頻段內(nèi)實(shí)現(xiàn)了80%的共模吸收[10]。

圖8 基于缺陷地結(jié)構(gòu)的共模濾波器結(jié)構(gòu)示意圖

除此之外，抑制共模輻射還可以采用以下方法：1）使差分線盡量地對(duì)稱；2）使用可控差分阻抗；3）使差分對(duì)的突變最小化；4）在遠(yuǎn)端端接差分信號(hào)等。

3.2 鍵合線引起的EMI抑制方案

針對(duì)鍵合線引起的EMI，現(xiàn)有的國(guó)內(nèi)外研究主要集中于異質(zhì)系統(tǒng)集成的全新鍵合互連結(jié)構(gòu)和新型同軸芯片互連系統(tǒng)這兩種方法。

3.2.1 異質(zhì)系統(tǒng)集成的全新鍵合互連結(jié)構(gòu)

如圖9所示，這是我國(guó)臺(tái)灣新竹交通大學(xué)研究的一種應(yīng)用于異質(zhì)系統(tǒng)集成的全新鍵合互連結(jié)構(gòu)，該結(jié)構(gòu)基于史密斯圓圖和阻抗匹配理論，有效地減小了鍵合線的寄生電感，實(shí)現(xiàn)了從直流到84 GHz內(nèi)插入損耗大于-3 dB，反射小于-13.5 dB的信號(hào)傳輸。

圖9 異質(zhì)系統(tǒng)集成的全新鍵合線互連結(jié)構(gòu)示意圖

3.2.2 新型同軸芯片互連系統(tǒng)

除了設(shè)計(jì)匹配的互連結(jié)構(gòu)之外，部分研究學(xué)者著手研究了新型互連方式用于取代傳統(tǒng)的鍵合線互連。2010年，美國(guó)蒙大拿州立大學(xué)的研究人員設(shè)計(jì)了新型同軸型芯片互連系統(tǒng)[11]。該互連系統(tǒng)消除了阻抗不連續(xù)性，提供了帶屏蔽的信號(hào)路徑和開關(guān)信號(hào)的回流路徑，解決了高速芯片封裝的EMI問(wèn)題。新型同軸型芯片互連系統(tǒng)的一種連接方式如圖10所示。

圖10 新型同軸型芯片互連系統(tǒng)的一種連接方式

3.3 基于電磁帶隙結(jié)構(gòu)設(shè)計(jì)新型封裝蓋板

針對(duì)封裝蓋板引起的EMI問(wèn)題，運(yùn)用電磁帶隙（EBG：Electromagnetic Band Gap）結(jié)構(gòu)可以有效地減少封裝蓋板引起的EMI，EBG結(jié)構(gòu)的概念最初來(lái)源于光子晶體研究，目前被廣泛地應(yīng)用于微波領(lǐng)域，用于抑制諧波和提高噪聲隔離度。其設(shè)計(jì)的基本原理[12-13]如下。

a）電磁波無(wú)法在間距小于λ/4的PEC（PerfectE）和完美磁導(dǎo)體（PMC：Perfect Magnetic Conductor）之間傳播。

b）當(dāng)PEC和EBG結(jié)構(gòu)的間距小于特定的高度時(shí)，電磁波在任意方向都無(wú)法傳播。而且，該高度通常小于λ/4；EBG結(jié)構(gòu)對(duì)于TM波而言通常相當(dāng)于人造PMC。

c）當(dāng)PMC和PEC間距小于λ/4時(shí)，TM波在任意方向均無(wú)法傳播；當(dāng)PMC和間距小于λ/2時(shí)，TE波在任意方向均無(wú)法傳播。

根據(jù)上述設(shè)計(jì)原理，一種基于周期性釘狀結(jié)構(gòu)的新型蓋板被應(yīng)用在封裝中，結(jié)構(gòu)示意圖如圖11所示，封裝基板上方一定距離放置所設(shè)計(jì)的蓋板，釘?shù)母叨仁亲鑾挼臎Q定因素；同時(shí)，帶寬可以通過(guò)空氣縫隙、釘?shù)闹芷诤蛯挾鹊膬?yōu)化來(lái)提升。

圖11 帶有周期性釘狀結(jié)構(gòu)的新型蓋板

3.4 輻射EMI屏蔽

對(duì)于芯片封裝中的電磁耦合問(wèn)題，可以采用屏蔽的方法，一種新型三維混合信號(hào)芯片屏蔽堆疊結(jié)構(gòu)可有效地抑制其產(chǎn)生的輻射EMI[14]，如圖12所示。在新型堆疊結(jié)構(gòu)中，模擬射頻芯片可以放置在芯片堆疊的下層，可以采用鍵合線或者倒裝焊封裝方式與基板連接，將模擬射頻芯片塑封并減薄后外層涂覆一層“屏蔽膠”與基板的接地過(guò)孔相連，再裝配外層的數(shù)字芯片，最后整體塑封。內(nèi)層的塑封起到保護(hù)底層芯片、支撐外層芯片和涂覆“屏蔽膠”載體的作用。表面涂覆的“屏蔽膠”可以采用普通的高電導(dǎo)率的導(dǎo)電銀膠，也可以是摻雜鐵、鈷、鎳或相應(yīng)的合金等高導(dǎo)磁率、高導(dǎo)電率微顆粒的膠體。 “屏蔽膠”與基板的導(dǎo)熱孔和基板接地金屬層相連形成屏蔽結(jié)構(gòu)，起到屏蔽信號(hào)噪聲和散熱的作用。為了保證屏蔽結(jié)構(gòu)的屏蔽效能，基板上的導(dǎo)熱孔間隔小于屏蔽電磁波最小波長(zhǎng)的1/4甚至小于波長(zhǎng)的1/20。新型的三維屏蔽結(jié)構(gòu)中的內(nèi)層塑封可以通過(guò)減薄工藝降低塑封高度， “屏蔽膠”的厚度可以控制在10～20μm左右。

圖12 新型三維混合信號(hào)芯片屏蔽堆疊結(jié)構(gòu)

4 結(jié)束語(yǔ)

在芯片封裝設(shè)計(jì)中，必需考慮其EMC，尤其是輻射EMI問(wèn)題，以確保信號(hào)完整性，保證芯片功能的正常實(shí)現(xiàn)。通過(guò)分析封裝設(shè)計(jì)中存在的EMI隱患問(wèn)題，針對(duì)不同的輻射EMI問(wèn)題而有針對(duì)性地提出抑制方法，降低EMI對(duì)芯片電路的影響，確保芯片的可靠性和質(zhì)量。