徐 罕，朱亞軍，戴飛虎，高娜燕，吉 勇，王成遷,2

（1.中國電子科技集團公司第五十八研究所，江蘇無錫214072；2.廈門大學電子科學與技術(shù)學院，福建廈門361005）

1 引言

封裝技術(shù)誕生以來伴隨著科技的不斷創(chuàng)新，到目前為止已經(jīng)經(jīng)歷了4個階段：20世紀70年代，以插裝型的封裝技術(shù)形式為主；20世紀80年代，主要以微電子封裝技術(shù)表面貼裝技術(shù)為主流；20世紀90年代，隨著集成電路技術(shù)的不斷進步，封裝技術(shù)主要是以面陣列的方式向小型化和低功率方向發(fā)展；進入21世紀后，封裝技術(shù)進入了快速發(fā)展時期，迎來了堆疊式封裝技術(shù)時代，封裝概念從原本的單一器件封裝演變成了系統(tǒng)級封裝。

21世紀初，晶圓級封裝技術(shù)實體問世，起初晶圓級封裝依靠其封裝尺寸小型化、低成本和高性能的優(yōu)勢在市場應用中獲得認可，但隨著用戶需求的不斷提升，移動設備向高集成化、輕量化以及智能化的趨勢發(fā)展，對先進封裝提出了更高的要求。2010年之后，封裝技術(shù)有了質(zhì)的突破，在封裝體的縱向和橫向上取得顯著成效，出現(xiàn)了扇出型封裝、多芯片異構(gòu)集成封裝、三維異質(zhì)集成封裝以及將所有封裝形式和結(jié)構(gòu)融合于一體的系統(tǒng)級封裝。

作為上下互連的中介層結(jié)構(gòu)，垂直互連結(jié)構(gòu)對三維封裝集成能力以及實現(xiàn)系統(tǒng)整合具有不可替代的作用，其中硅通孔（Through Silicon Via，TSV)、塑封通孔(Through Molding Via，TMV)和玻璃通孔(Through Glass Via，TGV)互連結(jié)構(gòu)在近些年的先進封裝領(lǐng)域中是最為普遍的結(jié)構(gòu)，通過垂直互連提高了封裝體的高密度互連能力，使得集成度更高、傳輸速率更快、寄生干擾更小、高頻特性更優(yōu)越。本文從3種垂直互連結(jié)構(gòu)的發(fā)展歷史、工藝方法和應用領(lǐng)域等多個方面進行闡述，系統(tǒng)總結(jié)3種垂直互連結(jié)構(gòu)的特點和發(fā)展。

2 TSV垂直互連結(jié)構(gòu)

2.1 TSV技術(shù)背景

TSV技術(shù)的起源可以追溯到1958年，當時WILLIAM申請了專利，描述了將兩個芯片連接在一起的通道[1]。然而更多的業(yè)內(nèi)人士認為MERLIN和EMANUEL才是TSV結(jié)構(gòu)的發(fā)明者，并于1964年獲得了專利[2]。

TSV互連結(jié)構(gòu)在移動應用市場中具有廣泛的應用，TSV結(jié)構(gòu)可以減少電信號延遲，實現(xiàn)低電容、低電感、高速度通信能力，普遍應用于移動設備、物聯(lián)網(wǎng)和生物醫(yī)學等方面，例如市場中早已熱推的High Bandwidth Memory（HBM）。HBM早期由超威、英偉達和海力士主推，HBM使用TSV技術(shù)把多塊內(nèi)存芯片堆疊在一起形成3D IC，并使用2.5D封裝技術(shù)把堆疊內(nèi)存芯片和中央處理器在硅轉(zhuǎn)接板上實現(xiàn)互聯(lián)。

2.2 TSV結(jié)構(gòu)工藝

根據(jù)硅通孔在工藝制程中形成的順序，TSV結(jié)構(gòu)可以分為先通孔工藝（Via First）、中通孔工藝（Via Middle）和后通孔工藝（Via Last）。

先通孔工藝（見圖1）是指在器件（如MOSFET器件）結(jié)構(gòu)制造之前，先進行通孔結(jié)構(gòu)制造的一種通孔工藝方法[3]。晶圓上先進行TSV結(jié)構(gòu)的通孔刻蝕，孔內(nèi)沉積高溫電介質(zhì)（熱氧沉積或化學氣相沉積），然后填充摻雜的多晶硅。多余的多晶硅通過CMP去除。這種方法允許使用高溫工藝來制造絕緣化的通孔（即高溫SiO2鈍化層）并填充通孔（即摻雜的多晶硅）。由于多晶硅通孔的高電阻率，先通孔工藝并未廣泛用于有源器件晶圓。使用先通孔工藝的圖像傳感器產(chǎn)品和MEMS產(chǎn)品數(shù)量有限，對于這些應用，通孔尺寸較大（大于100μm），因此摻雜多晶硅通孔的電阻是可以接受的。

圖1 先通孔工藝流程[3-5]

中通孔工藝（見圖2）是在工藝流程的制造過程中形成的TSV結(jié)構(gòu)，常常在形成器件之后但在制造疊層之前制造的通孔工藝[4]。在有源器件制程之后形成TSV結(jié)構(gòu)，然后內(nèi)部沉積電介質(zhì)。電介質(zhì)沉積對于中通孔工藝具有挑戰(zhàn)性，因為必須使用相對低溫的電介質(zhì)沉積方法（小于600℃），以避免損傷器件性能（但對于無源Si轉(zhuǎn)接板，可以使用高溫電介質(zhì)來做絕緣鈍化層，因為晶圓上沒有有源器件)。淀積阻擋層鈦金屬和銅種子層，然后電鍍銅填充通孔，或者可以通過化學氣相沉積鎢金屬填充通孔。通常，鎢用于填充高深寬比TSV（深寬比大于10∶1），而銅用于填充低深寬比TSV（深寬比小于10∶1）。中通孔工藝適用于100μm及以下的TSV間距。中通孔工藝的優(yōu)點是TSV結(jié)構(gòu)間距小，再布線層通道阻塞最小以及TSV結(jié)構(gòu)電阻較小。其主要缺點在于它必須適合產(chǎn)品器件性能要求，這樣才不會干擾器件（如低熱應力影響），并且也不會干擾相鄰的布線層（即將TSV結(jié)構(gòu)的凹陷減小到最小，使應力影響最小化）。此外，TSV結(jié)構(gòu)中通孔工藝成本相對較高，尤其是TSV結(jié)構(gòu)的刻蝕工序、銅電鍍工序以及面銅的化學機械拋光工序。

圖2 中通孔工藝流程[3-5]

正面后通孔工藝（見圖3）是在Back End of Line（BEOL）工藝處理結(jié)束后，從晶圓正面形成通孔的一種制造工藝[5]。從概念上講，在晶圓上制造的后通孔工藝與中通孔工藝相似，但是對工藝溫度有進一步的限制（必須小于400℃）。正面后通孔工藝的一個優(yōu)點是TSV結(jié)構(gòu)的粗略特征尺寸可與全局布線層的特征尺寸相媲美，因此簡化了工藝集成的某些制造流程。對于通過晶圓與晶圓間鍵合形成的3D堆疊，正面后通孔工藝也具有一些優(yōu)勢。TSV結(jié)構(gòu)可以在工藝結(jié)束時形成，連接堆疊中的多層封裝。正面后通孔工藝的一個缺點是TSV結(jié)構(gòu)的刻蝕更具挑戰(zhàn)性，因為除了Si刻蝕之外，還必須刻蝕整個電介質(zhì)疊層。該工藝的另一個問題是它會阻塞布線通道，從而導致更大的芯片尺寸。由于這些限制，正面后通孔工藝的應用受到了限制。

圖3 正面后通孔工藝流程[3-5]

背面后通孔工藝是在BEOL工藝處理結(jié)束后，從晶圓背面進行通孔結(jié)構(gòu)的一種制造工藝[6]。對于晶圓到晶圓間的堆疊，可以簡化工藝流程，因為省去了許多背面工藝步驟，例如背面焊料凸點和金屬化?？梢允褂醚趸锘蚓酆衔镎澈蟿恼娴奖趁婊驈谋趁娴奖趁骀I合晶圓。圖4顯示了背面后通孔工藝的示例。首先使用粘合劑將兩個器件晶圓以面對面方式粘合，接下來，將頂部晶圓減薄，將TSV結(jié)構(gòu)刻蝕至頂部晶圓和底部晶圓上的焊盤，孔內(nèi)沉積電介質(zhì)，最后，將金屬沉積到TSV結(jié)構(gòu)中并進行表面金屬層再布線。背面后通孔工藝被廣泛用于圖像傳感器和MEMS器件。對于這些應用，TSV結(jié)構(gòu)尺寸較大，因此通孔可以逐漸變細，從而簡化了電介質(zhì)和金屬的后續(xù)沉積。由于通孔直徑大（大于100μm），因此可以實現(xiàn)足夠的電介質(zhì)保形性。通過掩模步驟或使用間隔物刻蝕形成TSV結(jié)構(gòu)的底部介電層，TSV結(jié)構(gòu)內(nèi)部沉積金屬，通過電鍍再分布層進行表面圖案化。一般不需要完全填充TSV結(jié)構(gòu)的金屬，因此可以縮短處理時間或簡化處理步驟。

圖4 背面后通孔工藝流程[3-5]

2.3 TSV技術(shù)應用

2.3.1 影像感應器

CMOS圖像傳感器（CMOS Image Sensor,CIS）是最早在批量生產(chǎn)中采用TSV結(jié)構(gòu)的應用之一。在最初的CIS應用中，TSV結(jié)構(gòu)的形成在圖像傳感器晶圓的背面，以形成互連、消除引線鍵合，并減小封裝尺寸和增加密度。芯片堆疊僅在CIS出現(xiàn)時才出現(xiàn)，透鏡、電路和光電二極管的順序與傳統(tǒng)的相反，從而使穿過透鏡的光先入射到光電二極管，然后再入射到電路。這是通過翻轉(zhuǎn)光電二極管晶圓，減薄背面，然后使用直接氧化物鍵合將其粘合在讀出層的頂部來實現(xiàn)的，其中TSV的作用是作為垂直互連的中間層。

2.3.2 3D封裝

3D封裝包含兩個或兩個以上垂直堆疊的芯片（集成電路），因此它們占用的空間較小且具有更高的連通性。在IBM的硅載體封裝技術(shù)中有另一種3D封裝類型，其中沒有堆疊IC，而是使用包含TSV的載體基板將多個IC三維堆疊在一起[7]。在大多數(shù)3D封裝中，堆疊的芯片沿其邊緣布線在一起。這種邊緣布線會稍微增加封裝的長度和寬度，并且通常在芯片之間需要一個額外的“插入層”。在某些新的3D封裝中，TSV通過在芯片主體之間建立垂直連接來代替邊緣布線，所得封裝沒有增加長度或?qū)挾取Ｓ捎诓恍枰迦肫?，因此TSV 3D封裝也可以比邊緣布線3D封裝更扁平。這種TSV技術(shù)有時也稱為直通硅堆疊（Through Silicon Stacking,TSS）。

2.3.3 3D集成電路

3D集成電路是通過堆疊硅芯片和管芯并將它們垂直互連以使它們表現(xiàn)為單個設備而構(gòu)建的單個集成電路[8]。通過使用TSV技術(shù)，3D IC可以將大量功能整合到一起。堆疊中的不同芯片可以是異類的，例如，將CMOS邏輯器件、DRAM和III-V材料結(jié)合到一個IC中。這種形式可以大大縮短通過芯片的關(guān)鍵電氣路徑，從而加快操作速度。另外，在HBM存儲器標準設計中也包括了TSV。

2.4 TSV技術(shù)優(yōu)劣性及挑戰(zhàn)

TSV技術(shù)被看做是一個必然的互連解決方案，也是目前倒裝芯片和引線鍵合型疊層芯片解決方案的很好補充。TSV結(jié)構(gòu)能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，并且大大提升芯片傳輸速度并降低功耗。因此，業(yè)內(nèi)人士將TSV技術(shù)稱為繼引線鍵合(Wire Bonding)、載帶自動焊（TAB）和倒裝芯片（FC）之后的第四代封裝技術(shù)。但是TSV技術(shù)的發(fā)展也不可避免地存在一些問題亟待解決，首先是超薄硅圓片技術(shù)，其次是高密度互連的散熱問題，再者是3D封裝與目前封裝工藝的兼容性問題，包括兼容的工藝設備和工具，這涉及到成本問題，且未形成一套統(tǒng)一的行業(yè)標準以及系統(tǒng)的評價檢測體系。

3 TMV垂直互連結(jié)構(gòu)

3.1 TMV技術(shù)背景介紹

由于PSvf BGA（Package Stackable very Thin Fine Pitch BGA)和PSfc CSP（Package Stackable Flip Chip Chip Scale Package）技術(shù)結(jié)構(gòu)限制了存儲器接口的密度和間距，市場迫切需要新的疊層封裝技術(shù)來突破這一瓶頸，封裝技術(shù)因此進入了第二代層疊封裝（Package on Package，PoP）技術(shù)的開發(fā)時期。2008年，安靠公司首次在ECTC會議上提出將塑封通孔技術(shù)應用至PoP中，該技術(shù)提供穩(wěn)定的底部封裝，讓使用更大芯片/封裝比的更輕薄基板成為可能[9]。自此，PoP因具有更高的輸入輸出端口密度、更小的間距、更薄的封裝尺寸和更低的翹曲而成為移動產(chǎn)品中邏輯和內(nèi)存組件三維集成的首選封裝形式[11]?？梢哉f，TMV技術(shù)是推動3D疊層封裝技術(shù)發(fā)展的動力與核心。

3.2 TMV結(jié)構(gòu)工藝

TMV結(jié)構(gòu)的制備原理較為簡單，如圖5所示，即經(jīng)過塑封工藝后，利用激光鉆孔的方式在塑封體中制備垂直通孔，通孔的底部連接金屬。隨后，通過濺射和電鍍工藝在通孔中填入導電材料，輔助以打線鍵合及回流焊工藝實現(xiàn)邏輯與內(nèi)存組件的三維互聯(lián)[10]。

圖5 TMV制備原理[10]

然而，基于激光蝕刻技術(shù)，要制備出合格的TMV結(jié)構(gòu)需要考慮多方面的因素。

（1）塑封料的選擇：塑封材料為有機無機復合物，由多種原料構(gòu)成，如環(huán)氧樹脂、無機填料（SiO2）、催化劑、脫模材料、顏料、阻燃劑、應力釋放劑等。其中，無機填料為主要組成部分，體積占比通常可達70%~90%。因此，填料的形狀、尺寸以及空間分布直接影響TMV通孔的成形質(zhì)量。HSU等人[12]稱，TMV結(jié)構(gòu)的底部開口最小尺寸應大于3倍填料尺寸，如35μm填料對應TMV結(jié)構(gòu)的底部最小開口直徑為105μm。此外，高密度填料區(qū)域和低密度填料區(qū)域在通孔切割后所形成的切割角存在差異，TMV結(jié)構(gòu)的切割角如圖6所示，θ為切割角，高密度區(qū)域和低密度區(qū)域的切割角分別約為1°~2°和7°~9°。若填料分布不均或密度不同導致TMV結(jié)構(gòu)的通孔切割角差異，最終會影響后續(xù)的濺射和電鍍填孔工藝。

圖6 TMV結(jié)構(gòu)的切割角[11]

（2）激光工藝：激光鉆孔的成型原理是熱蝕刻，熱效應是其基本的物理現(xiàn)象。但是，這種現(xiàn)象會導致TMV通孔邊緣材料強度惡化和填料脫落。不僅如此，通孔不規(guī)則側(cè)壁上松動的填料會擋住激光的外沿，減少光束到達底部，影響通孔蝕刻深度并形成上寬下窄的梯形結(jié)構(gòu)。同時，PARK和KANG等人[13-14]曾經(jīng)做過相關(guān)研究，通孔側(cè)壁的質(zhì)量決定互聯(lián)性能的好壞。而合適的激光類型、脈沖能量、循環(huán)次數(shù)以及氣氛是形成高質(zhì)量TMV通孔的充分條件。研究表明，對于100μm的塑封體，制備TMV結(jié)構(gòu)最優(yōu)化的條件為：功率2.14 W，頻率55 kHz，速度200μm/s，循環(huán)次數(shù)2次，焦長255μm。對于200μm的塑封體，制備TMV最優(yōu)化的條件為：電流26 A，頻率55 kHz，速度200μm/s，循環(huán)次數(shù)5次，焦長255μm。另外，通過加入輔助氣氛如Ar和N2減緩激光蝕刻造成的氧化并改善TMV通孔的側(cè)壁質(zhì)量[15]。

總的來講，已知的TMV結(jié)構(gòu)的通孔深度可以達到1000μm，通孔直徑主要取決于塑封料填料的大小，一般為大于等于填料直徑的3倍。

3.3 TMV技術(shù)優(yōu)劣性及挑戰(zhàn)

TMV技術(shù)作為眾多3D垂直互聯(lián)方案的一種，填補了倒裝以及TSV封裝技術(shù)等高端市場以外的空白。TMV技術(shù)發(fā)展至今，仍然屹立不倒并被廣泛應用是有其原因的。首先，TMV結(jié)構(gòu)的PoP可以支持單芯片、堆疊芯片或FC設計。TMV結(jié)構(gòu)是適用于新興0.4 mm節(jié)距低功耗DDR2的理想解決方案，能夠滿足儲存器的接口要求，使堆疊接口兼容密度為0.3 mm及更小的焊球節(jié)距。其次，TMV結(jié)構(gòu)的制備工藝相對簡單，可實施性較強。另外，TMV結(jié)構(gòu)制備成本低，與TSV結(jié)構(gòu)增加整體15%的成本相比，TMV結(jié)構(gòu)被市場的接納性更強。更重要的是，在國內(nèi)TSV技術(shù)穩(wěn)定性較難控制的情況下，TMV技術(shù)的良率有所保障。然而，TMV技術(shù)也存在劣勢，一方面通孔精密度不高，另一方面，散熱效果還有待提升。這些都是目前TMV技術(shù)有待改善的關(guān)鍵點。

4 TGV垂直互連結(jié)構(gòu)

4.1 TGV技術(shù)背景介紹

隨著封裝體的集成度不斷提高，系統(tǒng)級封裝和3D異質(zhì)結(jié)構(gòu)的復雜性以及器件加工工藝和材料特性能力等的需求，加之TSV/TMV互連結(jié)構(gòu)本身也存在局限性，所以在2.5D和3D封裝領(lǐng)域必然出現(xiàn)不同路線的工藝和材料方案，以彌補市場需求。

在2010年第60屆電子元件和技術(shù)會議上，來自德國費勞恩霍夫可靠性和微集成研究所的邁克爾博士，與專業(yè)的玻璃材料制造商肖特公司聯(lián)合，首次提出了TGV技術(shù)概念[16]，提出玻璃通孔在工藝穩(wěn)定性、制程成本以及射頻和微波電性能方面相對于硅通孔較為優(yōu)越。

在隨后的幾年里，業(yè)界諸多專家學者對玻璃及TGV結(jié)構(gòu)的應用進行了深入的拓展和探索研究，國內(nèi)以廈門云天半導體科技有限公司為首，國外以肖特、博世公司為首，在應用領(lǐng)域不斷挖掘，目前已知在MEMS封裝、3D IC轉(zhuǎn)接板以及IPD集成和射頻元器件工藝方面的嘗試均取得了非常不錯的效果[17]。尤其在2015年之后，由于5G毫米波概念慢慢進入人們的視野，業(yè)內(nèi)諸多專家學者和無線通訊以及信號基站制造商針對使用玻璃為載體的TGV結(jié)構(gòu)工藝，探索其在高頻信號下的傳輸性能，最后因玻璃具備電阻率較高、高信號隔離、低介電損耗的特性取得了非常優(yōu)秀的成果。而TSV工藝結(jié)構(gòu)中的半導體硅材料，在電場或磁場影響下載流子會移動從而影響電路信號，所以以玻璃為載體的TGV工藝結(jié)構(gòu)在毫米波產(chǎn)品應用中更優(yōu)于TSV結(jié)構(gòu)。TGV結(jié)構(gòu)及相關(guān)技術(shù)在光通信、射頻、微波、微機電系統(tǒng)、微流體器件領(lǐng)域有廣泛的應用前景[18-19]。此外，因為玻璃的物理特性可控，工藝中無需制作絕緣層，降低了工藝復雜度和成本，所以在未來三維異質(zhì)集成中，TGV結(jié)構(gòu)被認為是替代TSV結(jié)構(gòu)的理想解決方案[20]。

4.2 TGV結(jié)構(gòu)工藝

對于TGV互聯(lián)結(jié)構(gòu)的一大挑戰(zhàn)就是如何快速且經(jīng)濟地形成大批量結(jié)構(gòu)通孔（如圖7所示）。TGV結(jié)構(gòu)的通孔形成方法和TSV結(jié)構(gòu)相比，雖然最終目的是一樣的，都是完成封裝體內(nèi)部結(jié)構(gòu)的垂直互聯(lián)作用，但因玻璃和硅材料本身還是存在不小的差異，所以工藝制程上又存在區(qū)別，目前為大家熟知的TGV結(jié)構(gòu)中通孔形成的方式有超聲鉆孔、噴砂工藝、濕法刻蝕、深反應離子刻蝕DRIE、激光鉆孔、聚放電工藝FED、光敏玻璃感光成形以及采用激光誘導深度蝕刻LIDE。

圖7 TGV結(jié)構(gòu)[17,19]

傳統(tǒng)的噴砂法、濕法刻蝕法都存在一定的局限性，深反應離子刻蝕的效率十分低下。激光鉆孔是較為適用的方法，因其成本低且覆蓋范圍廣贏得了業(yè)界的關(guān)注。激光鉆孔根據(jù)波長和類型分為好幾類，其中有波長從1μm短波激光到10.6μm的CO2激光，還有具備紫外波長的準分子激光。CO2激光因其工藝質(zhì)量和效力不高而被否定，而基于準分子激光和聚放電工藝技術(shù)的TGV通孔效力可達每秒上千個玻璃通孔。

樂普科激光電子股份有限公司及廈門云天半導體科技有限公司分別在2014和2019年對激光誘導刻蝕工藝進行介紹和深度研究[21-22,24]，被認為是目前對TGV通孔成形最有效的方式。其工藝步驟主要為兩步：第一是用皮秒激光去改性基底玻璃，第二步使用10%的HF去做玻璃刻蝕從而形成玻璃通孔。這一工藝被廈門云天半導體科技有限公司稱之為Laser Induce Deep Etching，其形成的玻璃通孔可以獲得較高的深寬比，同時沒有碎屑和裂紋，工藝具有良好的穩(wěn)定性，且深入研究表明此工藝如果使用材質(zhì)是硅玻璃，其垂直通孔形成后表面將更為光滑。LPKF激光所進行的玻璃改性的處理速度為每秒大約5000個玻璃通孔，TGV的直徑可達10~50μm，節(jié)約了大量的工藝時間并保證了工藝能力。

形成玻璃通孔只是TGV結(jié)構(gòu)工藝過程的一部分。填孔和金屬化布線是接下來不可或缺的工作。TGV結(jié)構(gòu)轉(zhuǎn)接板基本流程為[23]：在玻璃通孔完成之后進行通孔電鍍，之后再進行介電層和布線層以及金屬化層等類似TSV結(jié)構(gòu)的工藝制程。TGV金屬化流程及相關(guān)切片如圖8所示。

圖8 TGV金屬化流程及相關(guān)切片[23]

4.3 TGV技術(shù)優(yōu)劣性及挑戰(zhàn)

玻璃通孔技術(shù)雖然有諸多優(yōu)勢，但同時也存在著多方不足。一是現(xiàn)有的方法雖然可以實現(xiàn)TGV結(jié)構(gòu)，但有些方法會損傷玻璃，且造成表面不光滑；二是大多數(shù)加工方法效率低，沒法大規(guī)模量產(chǎn)；三是TGV結(jié)構(gòu)的電鍍成本和時間相比TSV結(jié)構(gòu)略高；四是玻璃襯底材質(zhì)表面的黏附性較差，容易導致RDL金屬層異常；五是玻璃本身的易碎性和化學惰性給工藝開發(fā)帶來了難度。還有就是此技術(shù)對于市場而言還屬于相對新興的技術(shù)，雖然已有不錯的反響，且市場規(guī)模在逐年擴大，但市場需求和應用生態(tài)還沒有產(chǎn)生很大的改變，有待未來進一步的發(fā)展。

5 結(jié)論

TSV、TMV、TGV結(jié)構(gòu)都有各自的優(yōu)點和缺點，沒有一種通孔結(jié)構(gòu)可以完美應用于各種高密度高維度集成封裝。TSV結(jié)構(gòu)在半導體電子存儲和CIS領(lǐng)域有相對明顯的優(yōu)勢，但材料兼容性不高、工藝成本高昂。TMV結(jié)構(gòu)則工藝簡單、成本低廉，具有較高的經(jīng)濟實用性，但工藝技術(shù)能力的應用處于相對低端封裝領(lǐng)域。TGV結(jié)構(gòu)雖在射頻和微波傳輸方面有更大的優(yōu)勢，但是材料工藝有局限性。3種垂直互連結(jié)構(gòu)具體如何運用，還要結(jié)合具體的實際應用需求，以使得封裝結(jié)構(gòu)更合理，優(yōu)點更多，性能更突出。同時，未來還需持續(xù)優(yōu)化各個垂直互連結(jié)構(gòu)，改進各垂直互連結(jié)構(gòu)的工藝方法，進一步完善高密度集成封裝技術(shù)。