劉舒陽(yáng)，韓相博，謝時(shí)根

(1.北京華科海訊科技有限公司，北京 100012；2.中國(guó)北方車輛研究所，北京 100072)

地面無(wú)人平臺(tái)通常稱為無(wú)人地面車輛，可以自主感知周圍環(huán)境，并根據(jù)感知的信息，在工作人員不進(jìn)入現(xiàn)場(chǎng)的情況下，半自主或自主地做出判斷和規(guī)劃，完成勘探、隱秘偵察、運(yùn)輸物資等任務(wù)，這使得地面無(wú)人平臺(tái)在軍事、災(zāi)害救援、物流等領(lǐng)域得到廣泛應(yīng)用。地面無(wú)人平臺(tái)系統(tǒng)復(fù)雜，其體系架構(gòu)及信息處理一直是科研人員研究的重點(diǎn)。作為地面無(wú)人平臺(tái)信息匯集及行為決策的綜合處理模塊，其硬件設(shè)計(jì)與地面無(wú)人平臺(tái)的架構(gòu)設(shè)計(jì)及自主決策能力緊密相關(guān)。

地面無(wú)人平臺(tái)架構(gòu)研究開(kāi)始于20世紀(jì)60年代，起初的單體架構(gòu)[1]主要分為分層遞階式、反應(yīng)式和混合式。隨著地面無(wú)人平臺(tái)的廣泛應(yīng)用，多個(gè)地面無(wú)人平臺(tái)協(xié)作成為趨勢(shì)，地面無(wú)人平臺(tái)體系架構(gòu)向著模塊化、標(biāo)準(zhǔn)化、分布式、可互操作的方向發(fā)展，使得地面無(wú)人平臺(tái)的設(shè)計(jì)更加清晰，但不同地面無(wú)人平臺(tái)間模塊的復(fù)用性、可擴(kuò)展性還有待提高。

地面無(wú)人平臺(tái)綜合處理模塊作為地面無(wú)人平臺(tái)的信息處理中心，匯集來(lái)自多個(gè)信息源的信息，只有對(duì)這些信息進(jìn)行恰當(dāng)?shù)娜诤咸幚?，地面無(wú)人平臺(tái)才能準(zhǔn)確地感知周圍環(huán)境、識(shí)別目標(biāo)，做出正確決策。多源信息融合處理技術(shù)開(kāi)始于20世紀(jì)70年代，廣泛應(yīng)用于環(huán)境識(shí)別、工業(yè)監(jiān)測(cè)、交通運(yùn)輸、戰(zhàn)略防御、物聯(lián)網(wǎng)等領(lǐng)域。Brzykcy[2]于2008年提出了基于XML數(shù)據(jù)的語(yǔ)義融合模型；王加等[3]研究了基于D-S證據(jù)推理的多傳感器信息融合技術(shù)，并將其應(yīng)用在戰(zhàn)場(chǎng)目標(biāo)識(shí)別中，這種推理認(rèn)為所收到的信息都是證據(jù)，從而建立模型進(jìn)行識(shí)別；銀奕淇等[4]建立了基于腦認(rèn)知的物聯(lián)網(wǎng)信息融合模型，對(duì)智能化物聯(lián)網(wǎng)具有一定參考價(jià)值。

根據(jù)地面無(wú)人平臺(tái)模塊化、標(biāo)準(zhǔn)化、分布式體系架構(gòu)的思想，設(shè)計(jì)可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊，實(shí)現(xiàn)對(duì)整車自身狀態(tài)監(jiān)測(cè)、環(huán)境識(shí)別，從而向整車發(fā)出控制指令?？蓴U(kuò)展地面無(wú)人平臺(tái)綜合處理模塊硬件設(shè)計(jì)主要考慮了4方面因素：可擴(kuò)展、體積小、重量輕和功耗低?？蓴U(kuò)展地面無(wú)人平臺(tái)綜合處理模塊由兩個(gè)子板組成，分別是計(jì)算機(jī)主機(jī)板和信號(hào)采集板。其中計(jì)算機(jī)主機(jī)板具有自主工作能力，可實(shí)現(xiàn)信息處理及指令發(fā)布，并設(shè)計(jì)了大量可擴(kuò)展接口，這些可擴(kuò)展接口根據(jù)實(shí)際應(yīng)用設(shè)計(jì)為串口、CAN總線接口等。信號(hào)采集板是一塊實(shí)現(xiàn)接口擴(kuò)展的子板，其本身不具有獨(dú)立工作能力，需配合計(jì)算機(jī)主機(jī)板使用。這種采用子板互連的方式，使計(jì)算機(jī)主機(jī)板可以復(fù)用于多種地面無(wú)人平臺(tái)，用戶只需根據(jù)實(shí)際應(yīng)用更換擴(kuò)展板。同時(shí)在硬件設(shè)計(jì)上減少芯片數(shù)量，選用了資源較豐富的FPGA芯片。串口和CAN總線接口的擴(kuò)展基于FPGA實(shí)現(xiàn)，擴(kuò)展更方便靈活。

可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊接收多源傳感器信息，通過(guò)對(duì)這些信息進(jìn)行處理，完成從感知到?jīng)Q策的類人腦活動(dòng)。多源信息融合處理適用于此過(guò)程，可以基于FPGA完成對(duì)多源信息的融合處理，由于FPGA邏輯編程具有時(shí)序性和并行性，可提高地面無(wú)人平臺(tái)決策效率。為此，通過(guò)查閱資料，提出了一種可基于FPGA實(shí)現(xiàn)的多源信息融合處理理論模型。

通過(guò)對(duì)可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊的硬件設(shè)計(jì)及其多源信息融合處理理論模型的研究，希望其可以在多種地面無(wú)人平臺(tái)中復(fù)用，為地面無(wú)人平臺(tái)的整體設(shè)計(jì)和高效決策提供有力幫助。

1 綜合處理計(jì)算機(jī)模塊設(shè)計(jì)

可移動(dòng)地面無(wú)人平臺(tái)正向著小型輕體、可全方位自主感知信息的方向發(fā)展[5]。綜合處理計(jì)算機(jī)模塊作為其信號(hào)采集與處理的功能模塊，要具有多種多路信號(hào)采集及通信接口，可調(diào)度整車所有CAN總線控制信息，包括行車控制、配電控制、制動(dòng)控制和能源管理等，并通過(guò)以太網(wǎng)交換機(jī)接收各傳感器信息，如激光雷達(dá)信息、慣導(dǎo)信息和全球定位信息等。為此，將綜合處理計(jì)算機(jī)模塊分為計(jì)算機(jī)主機(jī)板和信號(hào)采集板，采用扣板、載板的連接方式，減少平面空間占用面積。計(jì)算機(jī)主機(jī)板主要完成信息融合處理、解算及控制，從而實(shí)現(xiàn)車輛半自主與自主行駛。信號(hào)采集板主要完成各接口物理隔離擴(kuò)展及信號(hào)采集。本文首先介紹了綜合處理計(jì)算機(jī)模塊的硬件電路設(shè)計(jì)，在理論上提出了一種基于FPGA的多源信息融合處理模型，接著詳述了基于FPGA實(shí)現(xiàn)CAN總線擴(kuò)展及PowerPC處理器對(duì)擴(kuò)展CAN控制器的控制。

1.1 計(jì)算機(jī)主機(jī)板的設(shè)計(jì)

計(jì)算機(jī)主機(jī)板板載1個(gè)PowerPC處理器和1個(gè)Xilinx Kintex-7系列FPGA芯片，其通過(guò)堆疊連接器與信號(hào)采集板連接。PowerPC處理器可外掛8 GB內(nèi)存，可以滿足綜合處理數(shù)據(jù)存儲(chǔ)需求。在計(jì)算機(jī)主機(jī)板上有100路可擴(kuò)展信號(hào)連接到信號(hào)采集板，基于Kintex-7系列FPGA實(shí)現(xiàn)串口控制器和CAN控制器擴(kuò)展，PowerPC主處理器通過(guò)這些擴(kuò)展控制器實(shí)現(xiàn)與本板和信號(hào)采集板上隔離串口收發(fā)器及隔離CAN收發(fā)器通信。PowerPC處理器帶有3路以太網(wǎng)，其中1路以太網(wǎng)通過(guò)堆疊連接器與信號(hào)采集板上的以太網(wǎng)交換機(jī)相連，可以實(shí)現(xiàn)信號(hào)采集板的多路以太網(wǎng)與計(jì)算機(jī)主機(jī)板通信。計(jì)算機(jī)主機(jī)板通過(guò)采集AD信號(hào)實(shí)時(shí)監(jiān)測(cè)整車供電狀態(tài)，通過(guò)板載溫度傳感器實(shí)時(shí)監(jiān)測(cè)模塊溫度。

計(jì)算機(jī)主機(jī)板的總體設(shè)計(jì)框圖如圖1所示。

圖1 計(jì)算機(jī)主機(jī)板總體設(shè)計(jì)框圖

1.2 信號(hào)采集板的設(shè)計(jì)

信號(hào)采集板主要實(shí)現(xiàn)通信接口擴(kuò)展及信號(hào)采集。信號(hào)采集板具有以太網(wǎng)接口、串口及CAN總線接口等通信接口，同時(shí)還具有AD信號(hào)采集、繼電器驅(qū)動(dòng)等接口。信號(hào)采集板的總體設(shè)計(jì)框圖如圖2所示。

圖2 信號(hào)采集板總體設(shè)計(jì)框圖

1.3 多源信息融合處理理論模型研究

多源信息融合處理是對(duì)多源信息進(jìn)行多層次、多級(jí)別的綜合處理，從而得到準(zhǔn)確有用信息的一種技術(shù)。可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊需接受多源傳感器信息，并根據(jù)這些信息感知自身狀態(tài)和周圍環(huán)境，從而半自主或自主做出決策。多源信息融合處理涉及到多方面的理論[3]，如不確定性理論、模式識(shí)別、信號(hào)處理、人工智能、神經(jīng)網(wǎng)絡(luò)、最優(yōu)化理論等。

可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊根據(jù)多源信息進(jìn)行決策的過(guò)程可以參考人類感知并做出決策的過(guò)程[6]。首先地面無(wú)人平臺(tái)通過(guò)各種傳感器獲得自身和周圍環(huán)境信息并傳輸給綜合處理模塊，然后綜合處理模塊經(jīng)過(guò)信息融合和機(jī)器學(xué)習(xí)，明確當(dāng)前所處的環(huán)境和面對(duì)的對(duì)象，最后根據(jù)一定的規(guī)則作出決策。

可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊對(duì)多源信息的融合處理是地面無(wú)人平臺(tái)對(duì)環(huán)境認(rèn)知和決策判斷的重要依據(jù)。FPGA邏輯編程可按照時(shí)序?qū)?shù)據(jù)進(jìn)行并行處理，相比于PowerPC處理器，其處理效率更高且更穩(wěn)定。因此可以應(yīng)用FPGA對(duì)數(shù)據(jù)進(jìn)行預(yù)處理。但FPGA邏輯編程不易進(jìn)行浮點(diǎn)運(yùn)算。由于收到的數(shù)據(jù)大多是浮點(diǎn)型的，需要首先對(duì)數(shù)據(jù)進(jìn)行歸一化處理。

參考人腦信息融合的過(guò)程，簡(jiǎn)單設(shè)計(jì)了一種基于FPGA預(yù)處理的類人腦多源信息融合處理理論模型，如圖3所示。

圖3 基于FPGA多源信息融合處理理論模型示意圖

首先將接收到的不同傳感器的數(shù)據(jù)進(jìn)行歸一化處理。由于收到的傳感器數(shù)據(jù)存在噪聲，因此通過(guò)數(shù)據(jù)自身特點(diǎn)分別進(jìn)行聚類，剔除冗余數(shù)據(jù)。然后在第一層數(shù)據(jù)融合中，按照傳感器種類對(duì)同類傳感器數(shù)據(jù)進(jìn)行融合，例如：溫度、方位、姿態(tài)、雷達(dá)等。在這個(gè)模塊中，不同類的傳感器數(shù)據(jù)可以并行進(jìn)行。之后FPGA將預(yù)處理得到的數(shù)據(jù)發(fā)送給PowerPC處理器。PowerPC處理器應(yīng)用其計(jì)算性能優(yōu)勢(shì)，在第二層數(shù)據(jù)融合中，將不同類但與決策相關(guān)的傳感器數(shù)據(jù)進(jìn)行融合，并對(duì)融合結(jié)果進(jìn)行判斷，最后發(fā)布指令。例如將方位和姿態(tài)傳感器數(shù)據(jù)進(jìn)行融合后可以完成行車控制。

2 FPGA實(shí)現(xiàn)CAN總線擴(kuò)展

計(jì)算機(jī)主機(jī)板上的Kintex-7 FPGA要實(shí)現(xiàn)PowerPC處理器與隔離CAN收發(fā)器的通信，可應(yīng)用Xilinx Kintex-7系列FPGA的CAN控制器IP(Intellectual Property)核。此CAN控制器IP核的用戶接口是AXI-Lite接口[7]，AXI-Lite接口分為5種類型：寫地址、寫數(shù)據(jù)、寫響應(yīng)、讀地址和讀數(shù)據(jù)，其中讀數(shù)據(jù)接口中包含讀響應(yīng)信號(hào)。要實(shí)現(xiàn)PowerPC處理器與隔離CAN收發(fā)器通信，即將PowerPC處理器數(shù)據(jù)和地址總線轉(zhuǎn)換成AXI-Lite接口傳給CAN控制器IP核，繼而控制隔離CAN收發(fā)器。本文采用兩個(gè)模塊逐步實(shí)現(xiàn)轉(zhuǎn)換，包括PowerPC數(shù)據(jù)拼接及讀/寫傳輸模塊和讀/寫數(shù)據(jù)與AXI-Lite接口轉(zhuǎn)接模塊。其中PowerPC數(shù)據(jù)拼接及讀/寫傳輸模塊主要將PowerPC處理器16 bit位寬數(shù)據(jù)按地址正確拼接成32 bit位寬數(shù)據(jù)，并根據(jù)PowerPC處理器讀使能信號(hào)oeb或?qū)懯鼓苄盘?hào)wen完成PowerPC處理器讀取隔離CAN收發(fā)器接收的數(shù)據(jù)或者將數(shù)據(jù)發(fā)送給隔離CAN收發(fā)器。讀/寫數(shù)據(jù)與AXI-Lite接口轉(zhuǎn)接模塊實(shí)現(xiàn)PowerPC處理器讀/寫功能與AXI-Lite接口的CAN控制器讀寫功能的轉(zhuǎn)接。Kintex-7系列FPGA實(shí)現(xiàn)PowerPC主處理器與隔離CAN收發(fā)器通信的模塊設(shè)計(jì)及數(shù)據(jù)流框圖如圖4所示。

圖4 PowerPC處理器與隔離CAN收發(fā)器通信的模塊設(shè)計(jì)框圖

2.1 PowerPC數(shù)據(jù)拼接及讀/寫傳輸模塊

PowerPC處理器按照字節(jié)讀寫數(shù)據(jù)[8]，在本設(shè)計(jì)中，PowerPC處理器一次性可讀寫16 bit位寬數(shù)據(jù)，即PowerPC處理器按照偶地址讀寫數(shù)據(jù)。Kintex-7系列FPGA的CAN控制器IP核用戶接口是AXI-Lite接口，AXI-Lite接口數(shù)據(jù)/地址位寬是32 bit，因此首先要把PowerPC處理器16 bit位寬數(shù)據(jù)拼成適用于AXI-Lite接口的32 bit位寬數(shù)據(jù)。將PowerPC處理器兩個(gè)16 bit位寬數(shù)據(jù)拼成一個(gè)32 bit位寬數(shù)據(jù)，這兩個(gè)16 bit位寬數(shù)據(jù)的讀/寫地址必須相差2，而且每個(gè)16 bit數(shù)據(jù)的開(kāi)始地址都為偶地址。當(dāng)PowerPC處理器向CAN控制器寫數(shù)據(jù)的時(shí)候，要保證連續(xù)2個(gè)16 bit數(shù)據(jù)正確拼接后才能產(chǎn)生寫使能信號(hào)write_enable，當(dāng)PowerPC處理器讀取CAN控制器數(shù)據(jù)的時(shí)候，在較小的偶地址時(shí)從CAN控制器讀取32 bit數(shù)據(jù)，然后根據(jù)PowerPC的讀使能信號(hào)oeb，每次讀取16bit數(shù)據(jù)。PowerPC處理器實(shí)現(xiàn)讀/寫數(shù)據(jù)傳輸?shù)臓顟B(tài)機(jī)如圖5所示。

圖5 PowerPC處理器傳輸讀/寫數(shù)據(jù)狀態(tài)機(jī)

其中，在PPC_WAIT狀態(tài)時(shí)，狀態(tài)機(jī)等待CAN控制器的片選信號(hào)CAN_Bus2IP_CS，當(dāng)CAN_Bus2IP_CS信號(hào)有效，狀態(tài)機(jī)進(jìn)入PPC_WAIT_WR狀態(tài)，此時(shí)如果PowerPC處理器的讀使能信號(hào)有效，則狀態(tài)機(jī)進(jìn)入PPC_READ_ENABLE狀態(tài)，如果PowerPC處理器的寫使能有效，則進(jìn)入PPC_WRITE_ENABLE狀態(tài)。在PPC_READ_ENABLE狀態(tài)和PPC_WRITE_ENABLE狀態(tài)，F(xiàn)PGA會(huì)根據(jù)上述的數(shù)據(jù)拼接方式，將PowerPC處理器的16 bit數(shù)據(jù)拼成AXI-Lite接口的32 bit位寬數(shù)據(jù)，并產(chǎn)生可讀或可寫信號(hào)，從而觸發(fā)狀態(tài)機(jī)進(jìn)入PPC_WAIT_FINISH狀態(tài)，等待讀結(jié)束或者寫結(jié)束，當(dāng)讀或者寫結(jié)束，狀態(tài)機(jī)進(jìn)入PPC_WAIT狀態(tài)。至此完成一次PowerPC對(duì)某個(gè)CAN控制器的讀/寫操作。

2.2 讀/寫數(shù)據(jù)與AXI-Lite接口轉(zhuǎn)接模塊

在PowerPC數(shù)據(jù)拼接及讀/寫傳輸模塊中已產(chǎn)生的32 bit的讀/寫數(shù)據(jù)，要按照AXI-Lite接口的信號(hào)類型及時(shí)序發(fā)送給CAN控制器IP核，才能實(shí)現(xiàn)PowerPC處理器與隔離CAN收發(fā)器的通信。AXI-Lite接口是AXI接口的簡(jiǎn)化接口，包括5種類型：寫地址、寫數(shù)據(jù)、寫響應(yīng)、讀地址和讀數(shù)據(jù)。這5種接口各自分別包含Valid信號(hào)、Ready信號(hào)及相應(yīng)的數(shù)據(jù)、地址或響應(yīng)信號(hào)。對(duì)于AXI-Lite接口的寫操作來(lái)說(shuō)包括：寫地址、寫數(shù)據(jù)和寫響應(yīng)。寫地址和寫數(shù)據(jù)在時(shí)序上沒(méi)有先后順序，可以隨時(shí)發(fā)生，但寫響應(yīng)只能在寫數(shù)據(jù)和寫地址完成之后生成[9]。由此設(shè)計(jì)了AXI-Lite接口的寫操作狀態(tài)機(jī)，如圖6所示。

圖6 AXI-Lite接口寫操作狀態(tài)機(jī)

對(duì)于AXI-Lite接口的讀操作包括讀地址和讀數(shù)據(jù)，讀響應(yīng)在讀數(shù)據(jù)完成后產(chǎn)生。與AXI-Lite接口的寫操作不同，讀操作首先要讀取地址，然后再讀取數(shù)據(jù)，當(dāng)讀地址和讀數(shù)據(jù)都完成后才能收到讀響應(yīng)[9]。AXI-Lite接口的讀操作也采用狀態(tài)機(jī)控制。

2.3 N個(gè)CAN控制器的擴(kuò)展

CAN總線協(xié)議支持多節(jié)點(diǎn)多主的工作方式，理論上節(jié)點(diǎn)數(shù)可達(dá)110個(gè)[10]。對(duì)CAN總線的擴(kuò)展，可以提高地面無(wú)人平臺(tái)控制外部設(shè)備的能力。處理器芯片一般自身會(huì)帶有CAN控制器，但數(shù)量有限，不能滿足多外設(shè)大數(shù)據(jù)傳輸?shù)囊?。使用FPGA實(shí)現(xiàn)PowerPC處理器與隔離CAN收發(fā)器通信，可以根據(jù)FPGA的資源和實(shí)際需求實(shí)現(xiàn)多節(jié)點(diǎn)CAN控制器擴(kuò)展，方便快捷。如圖4所示，本文在一個(gè)CAN控制器接口模塊中例化了PowerPC數(shù)據(jù)拼接及讀/寫傳輸模塊、讀/寫數(shù)據(jù)與AXI-Lite接口信號(hào)轉(zhuǎn)接模塊及CAN控制器IP核，要實(shí)現(xiàn)N(N>1)個(gè)CAN控制器擴(kuò)展時(shí)，只需要例化N個(gè)CAN控制器接口模塊，通過(guò)處理器本地總線的片選信號(hào)、中斷信號(hào)來(lái)分發(fā)和接收數(shù)據(jù)，具有較強(qiáng)的可擴(kuò)展性。

3 性能分析

本文對(duì)可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊接口進(jìn)行了全面測(cè)試，包括擴(kuò)展串口、擴(kuò)展CAN總線接口、AD輸入電壓監(jiān)測(cè)、繼電器驅(qū)動(dòng)、GPIO信號(hào)和以太網(wǎng)通信。各種接口通信正常，其中PowerPC處理器與基于FPGA實(shí)現(xiàn)的擴(kuò)展串口和擴(kuò)展CAN總線接口通信測(cè)試較復(fù)雜，本文詳述了擴(kuò)展CAN總線測(cè)試，對(duì)擴(kuò)展串口的測(cè)試與此類似。

3.1 擴(kuò)展CAN總線測(cè)試

本文對(duì)綜合處理模塊中PowerPC處理器與擴(kuò)展CAN收發(fā)器的通信進(jìn)行了測(cè)試。測(cè)試中使用USB-CAN調(diào)試器，此調(diào)試器的調(diào)試軟件Ginkgo USB-CAN Classic可以實(shí)時(shí)監(jiān)測(cè)CAN收發(fā)數(shù)據(jù)及狀態(tài)。表1為PowerPC處理器與1個(gè)隔離CAN收發(fā)器通信時(shí)，用USB-CAN調(diào)試器監(jiān)測(cè)到的實(shí)驗(yàn)結(jié)果，表2為PowerPC處理器端顯示的收發(fā)數(shù)據(jù)，CAN總線初始化速率為1 Mbit/s。

表1中顯示收發(fā)數(shù)據(jù)傳輸狀態(tài)為“成功”。表1中監(jiān)測(cè)到的發(fā)送數(shù)據(jù)與表2中監(jiān)測(cè)到的接收數(shù)據(jù)相同，表1中監(jiān)測(cè)到的接收數(shù)據(jù)與表2中監(jiān)測(cè)到的發(fā)送數(shù)據(jù)相同，說(shuō)明PowerPC處理器與隔離CAN收發(fā)器通信正常。

表1 USB-CAN調(diào)試器監(jiān)測(cè)數(shù)據(jù)表

表2 PowerPC處理器監(jiān)測(cè)數(shù)據(jù)表

圖7和圖8為使用Vivado編譯器中的Hardware manager功能觸發(fā)得到的某次PowerPC處理器讀/寫時(shí)的地址、數(shù)據(jù)時(shí)序圖。

圖7 Vivado Hardware Manager監(jiān)測(cè)某次PowerPC處理器讀數(shù)據(jù)時(shí)序圖

圖8 Vivado Hardware Manager監(jiān)測(cè)某次PowerPC處理器寫數(shù)據(jù)時(shí)序圖

圖7中S_AXI_AR*信號(hào)為讀地址信號(hào)，S_AXI_R*為讀數(shù)據(jù)信號(hào)，S_AXI_RRESP為讀響應(yīng)。當(dāng)S_AXI_ARREADY和S_AXI_ARVALID同時(shí)有效即兩者值都為“1”時(shí)，S_AXI_ARADDR值是此時(shí)PowerPC處理器要讀的地址。當(dāng)S_AXI_RREADY和S_AXI_RVALID同時(shí)有效即兩者值都為“1”時(shí)，S_AXI_RDATA值為PowerPC處理器讀到的數(shù)據(jù)，此時(shí)S_AXI_RRESP讀響應(yīng)信號(hào)的值說(shuō)明讀響應(yīng)的狀態(tài)，其值為“0”，說(shuō)明讀操作正常完成。

圖8中S_AXI_AW*信號(hào)為寫地址信號(hào)，S_AXI_W*為寫數(shù)據(jù)信號(hào)，S_AXI_B*為寫響應(yīng)。當(dāng)S_AXI_AWREADY和S_AXI_AWVALID同時(shí)有效即兩者值都為“1”時(shí)，S_AXI_AWADDR值是此時(shí)PowerPC處理器要寫的地址。當(dāng)S_AXI_WREADY和S_AXI_WVALID同時(shí)有效即兩者值都為“1”時(shí)，S_AXI_WDATA值為PowerPC處理器發(fā)送給隔離CAN收發(fā)器的數(shù)據(jù)。測(cè)試中PowerPC處理器給隔離CAN收發(fā)器發(fā)送的是隨機(jī)數(shù)據(jù)，時(shí)序圖中S_AXI_WDATA顯示的數(shù)值為PowerPC處理器第一次發(fā)送的數(shù)據(jù)，其值與表1中第一次接收到的數(shù)據(jù)以及表2中第一次發(fā)送的數(shù)據(jù)一致。

在2.1節(jié)中，PowerPC讀/寫數(shù)據(jù)拼接要按照拼接數(shù)據(jù)地址相差2且都為偶地址的原則，圖7和圖8時(shí)序圖中addr_lsb_flag代表某次拼接地址中較小地址有效，addr_msb_flag代表這次拼接地址中較大地址有效，we_addr_exact_flag代表這次地址拼接有效。由圖7可以看出，當(dāng)addr_lsb_flag有效時(shí)，PowerPC處理器完成一次讀CAN控制器，得到32 bit位寬數(shù)據(jù)，當(dāng)addr_msb_flag有效時(shí)，PowerPC處理器不會(huì)再讀一次CAN控制器，而是讀取當(dāng)前32 bit中的未讀取的16 bit數(shù)據(jù)，同時(shí)we_addr_exact_flag有效，PowerPC完成一次對(duì)CAN控制器的讀操作。由圖8可以看出，當(dāng)addr_lsb_flag和addr_msb_flag有效，并且we_addr_exact_flag有效時(shí)，PowerPC完成一次對(duì)CAN控制器的寫操作。

3.2 綜合處理計(jì)算機(jī)模塊基本性能

可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊具有12路串口，10路CAN總線接口以及12路以太網(wǎng)，每個(gè)接口都對(duì)應(yīng)一個(gè)獨(dú)立的接口芯片，這就導(dǎo)致綜合處理模塊全負(fù)載時(shí)功耗較大。PowerPC處理器的主頻最高可達(dá)1 GHz，但綜合處理模塊不需要這樣高的速率，適當(dāng)降低處理器主頻有助于降低整體功耗。根據(jù)實(shí)際需要將PowerPC處理器主頻降到600 MHz，內(nèi)存設(shè)計(jì)為1 GB。其中以太網(wǎng)的功耗最大，本文將綜合處理模塊的12路以太網(wǎng)分別連接一個(gè)自研的計(jì)算機(jī)終端，自研的計(jì)算機(jī)終端可使用相應(yīng)的以太網(wǎng)測(cè)試軟件，進(jìn)行每次傳輸50 MB數(shù)據(jù)的長(zhǎng)時(shí)間循環(huán)測(cè)試，大約在1 h之后綜合處理模塊溫度穩(wěn)定在60 ℃左右，功耗在40 W左右。

可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊以PowerPC處理器為主處理器，相比于原有系統(tǒng)以單片機(jī)或者數(shù)字信號(hào)處理芯片為主處理器，此模塊在數(shù)據(jù)運(yùn)算、功能開(kāi)發(fā)、系統(tǒng)更新方面具有明顯優(yōu)勢(shì)。

4 結(jié)束語(yǔ)

本文設(shè)計(jì)了一種以PowerPC為主處理器，F(xiàn)PGA為協(xié)處理器的可擴(kuò)展地面無(wú)人平臺(tái)綜合處理模塊。此模塊的設(shè)計(jì)對(duì)多種地面無(wú)人平臺(tái)間綜合處理模塊的復(fù)用、擴(kuò)展以及綜合處理模塊進(jìn)行多源信息融合處理方法的研究具有一定的借鑒作用。對(duì)綜合處理模塊的多種接口進(jìn)行了全面測(cè)試，保證各接口通信正常，其中詳細(xì)描述了PowerPC處理器與擴(kuò)展CAN總線接口的通信過(guò)程。不足之處是僅介紹了測(cè)試階段綜合處理模塊功耗、頻率等基本性能，實(shí)際應(yīng)用中此模塊性能還需要進(jìn)一步實(shí)驗(yàn)，對(duì)多源信息融合處理理論模型中第一層和第二層融合的方法也需要進(jìn)行更深入的研究。