唐亮 劉海明 陳利杰

（中國電子科技集團公司第三十八研究所 安徽省合肥市 230088）

1 概述

數(shù)字陣列雷達是一種新體制相控陣雷達，其特點是每個收發(fā)通道都由數(shù)字方式完成。隨著數(shù)?；旌霞杉夹g(shù)的發(fā)展，模數(shù)轉(zhuǎn)化器（ADC）采樣率和直接數(shù)字頻率合成（DDS）輸出頻率均不斷提高，數(shù)字陣列雷達將會更多的采用單元數(shù)字化集成方式。本文根據(jù)S波段數(shù)字化接收通道的指標要求，完成組件方案設計，利用成熟的商用軟件完成組件內(nèi)部四通道模擬接收電路板、數(shù)字子板電路板的布版、信號完整性分析和電磁場仿真，并在此基礎上完成了四通道數(shù)字組件的實物研發(fā)和測試驗證。

2 數(shù)字化接收通道設計

2.1 電路設計

單元數(shù)字化接收通道工作在2.2GHz～2.4GHz，通過下變頻將頻譜搬移到360MHz，內(nèi)部涉及到微波芯片、數(shù)字芯片、片式元件、BGA塑封元器件等多種形式元器件，集成度高，要求在有限的腔體平面內(nèi)布局4個射頻通道和1個數(shù)字子板。鑒于單通道增益高達75dB，在設計時采用射頻和數(shù)字電路分板設計和分腔隔離。其中單通道末級中頻放大器和低通濾波器采用BT基板載體和塑封的形式形成BGA封裝的獨立模塊，通過回流焊裝配到數(shù)字子板上。射頻基板為CLTE基材雙面布線的正片結(jié)構(gòu)，即頂層走線為不同邏輯連接的信號線和離散的電源、控制線；數(shù)字子板為FR4基材8層布線的負片結(jié)構(gòu)，即每層基本上是相同邏輯連接。

2.2 BGA封裝設計

BGA做為先進的封裝互聯(lián)技術(shù)之一，已經(jīng)被廣泛應用于數(shù)字或低頻電路的高密度封裝中，具有互聯(lián)密度高、互聯(lián)一致性好、互聯(lián)間距小和組裝占用面積小等突出優(yōu)點。因此對于原理圖里中頻濾波放大電路，在版圖里采用4×4 BGA陣列封裝實現(xiàn)設計，通過回流焊工藝裝配在數(shù)字子板上。電路基板采用FR4板材，Er=3.4、H=0.2mm。BGA焊球采用無鉛錫球，直徑0.6mm。MMIC和表層微帶線之間采用金絲互聯(lián)傳輸方式，通過HFSS軟件對BGA封裝進行建模，對傳輸線尺寸和BGA焊盤進行優(yōu)化設計，減小傳輸過程中的損耗，提高射頻信號的完整性。

2.3 SI分析

在信號鏈路中影響信號完整性的主要因素包括損耗、反射、串擾等?；宀季€圖上的不連續(xù)點會帶來信號反射；過孔和垂直過渡引起的阻抗不匹配；高速信號差分對之間的串擾。

對基板中部分帶有過孔的信號線進行S參數(shù)仿真并提取時域TDR/TDT信號。在HFSS中對高速信號鏈路提取各網(wǎng)絡走線的S參數(shù)，得出插損及回損。在ADS軟件中對中頻電路信號鏈進行行為級建模。對于BGA封裝、通孔結(jié)構(gòu)、信號走線和差分對加入所提取的走線參數(shù)模型及器件模型進行瞬態(tài)仿真。對中頻電路信號鏈路模型，加入有源器件行為級模型，代入傳輸線和通孔的HFSS仿真結(jié)果，利用瞬態(tài)仿真模塊進行時間同步數(shù)據(jù)流仿真來擬合眼圖。

其在10Gbps速率下的眼圖如圖1所示，由圖1可以看出，此時眼高為131mV，眼寬為57ps，滿足10Gbps傳輸要求。

圖1：眼圖仿真結(jié)果

2.4 電磁分析

通過HFSS軟件對接收通道射頻鏈路腔體進行建模仿真，計算諧振頻率，分析腔體效應對電路的影響。

從求解結(jié)果可以看出，各模式的諧振頻率遠離接收通道工作頻率。

由電磁場理論得知，矩形諧振腔基模為TE10模，根據(jù)本征模式仿真結(jié)果，對組件射頻鏈路腔體中基模在電路基板切向面上的電場和磁場進行分析。

圖2：腔體諧振模式仿真結(jié)果

根據(jù)仿真結(jié)果，數(shù)控衰減器控制信號線附近電磁場場強較大，位于腔體中間，有源器件遠離該位置。設計的腔體滿足工作頻段下電路基板的應用，可以有效地避免信號在腔體內(nèi)的自激。

根據(jù)上述各類仿真，對電路板圖設計進行了局部優(yōu)化，最終完成四通道數(shù)字組件設計，結(jié)構(gòu)示意圖如圖3所示。

3 測試驗證

根據(jù)上述設計，研制S波段單元數(shù)字化接收通道，并對其電訊指標進行了測試，具體測試結(jié)果曲線見圖4和圖5。在工作頻帶內(nèi)接收瞬時動態(tài)≥40dB，中頻輸出功率≥13.5dBm，滿足系統(tǒng)使用要求。

圖4：信噪比測試結(jié)果

圖5：中頻輸出測試結(jié)果

4 總結(jié)

針對S波段單元數(shù)字化接收通道設計，利用Cadence軟件進行原理圖和版圖設計、HFSS軟件進行無源電路頻域和時域傳輸特性建模仿真、ADS軟件完成信號鏈路SI仿真分析，有效地分析了基板布線、腔體結(jié)構(gòu)對電路性能的影響，并依據(jù)仿真結(jié)果完成了數(shù)字組件優(yōu)化設計和實物研制，有效地減少后期實物迭代的改版次數(shù)，真正的縮短電訊單機交付周期，實現(xiàn)降本增效。