代少升，賴智穎，劉小兵，任 忠

(1.重慶郵電大學(xué)通信與信息工程學(xué)院，重慶 400065；2.重慶市信號與信息處理重點(diǎn)實(shí)驗(yàn)室，重慶 400065)

0 引言

在高壓電設(shè)備中，由于絕緣老化等問題會伴隨著放電現(xiàn)象，不加以預(yù)防，嚴(yán)重時會導(dǎo)致短路[1-3]。局部放電是反映高壓絕緣設(shè)備故障的重要依據(jù)[4-5]，局部放電檢測方法有超聲波檢測、特高頻檢測、脈沖電流檢測等，特高頻檢測法應(yīng)用廣泛[6-8]。特高頻檢測法和其他局部放電檢測方法相比，具有檢測頻段寬、對噪聲不敏感等優(yōu)點(diǎn)[9-10]。在檢測到的局部放電信號中，常會被各種噪聲干擾[11-12]，包括周期噪聲、脈沖噪聲和白噪聲，其中白噪聲最常見[13-14]。清華大學(xué)、重慶大學(xué)、西安交通大學(xué)等分別用不同的傳感器和降噪分離方法研制出局部放電在線監(jiān)測系統(tǒng)。隨著各項(xiàng)技術(shù)的發(fā)展，對局部放電在線監(jiān)測系統(tǒng)的實(shí)時性、準(zhǔn)確性等要求越來越高。

本文基于特高頻局部放電信號的在線監(jiān)測系統(tǒng)的硬件實(shí)現(xiàn)，F(xiàn)PGA通過高速AD采集特高頻局部放電信號，在FPGA上實(shí)現(xiàn)提升小波變換，將采集的信號進(jìn)行濾波和提取脈沖信號，對脈沖波形提取特征量。FPGA具有并行處理、靈活性高等優(yōu)點(diǎn)，適合高速數(shù)據(jù)采集及處理。提升小波變換具有計算量小、原位計算、易于硬件實(shí)現(xiàn)等特點(diǎn)。本文選取峰度偏度法對脈沖信號進(jìn)行分離。這兩種方法在脈沖波形上有統(tǒng)計特性并且易于計算，最終將特征值通過網(wǎng)口上傳給上位機(jī)，上位機(jī)通過DBSCAN有效將不同類型的脈沖信號聚類分離。本系統(tǒng)充分利用FPGA的高速性能，將降噪和特征提取算法在FPGA上實(shí)現(xiàn)，有效提高上位機(jī)的實(shí)時性且能將不同脈沖類型分類。

1 監(jiān)測系統(tǒng)

特高頻局部放電監(jiān)測系統(tǒng)主要由局部放電發(fā)生器、硬件實(shí)現(xiàn)模塊以及上位機(jī)分類及顯示模塊組成，監(jiān)測系統(tǒng)如圖1所示。

圖1 監(jiān)測系統(tǒng)

局部放電發(fā)生器通過自制的絕緣缺陷模擬真實(shí)局部放電的發(fā)生，特高頻傳感器將接收的信號傳給硬件實(shí)現(xiàn)模塊。硬件實(shí)現(xiàn)模塊主要由FPGA控制，AD采集數(shù)據(jù)后濾波和特征提取，將提取的特征通過網(wǎng)口發(fā)送給上位機(jī)，上位機(jī)通過DBSCAN分類算法對特征值進(jìn)行聚類分離，將不同類別的脈沖分別顯示PRPD (phase resolved partial discharge)圖譜。

2 硬件實(shí)現(xiàn)模塊

2.1 信號調(diào)理單元

局部放電是一種短時微弱的信號，特高頻傳感器接收的頻率范圍為300～1 500 MHz，需要經(jīng)過一定的處理，使接收信號分別經(jīng)過放大電路、檢波電路后進(jìn)入信號采集單元進(jìn)行采樣。放大電路使用3 GHz的寬頻放大器，外圍電路如圖2所示。檢波電路將傳感器接收的高頻信號進(jìn)行降頻處理，使之能被AD不失真地采樣。信號預(yù)處理單元框如圖3所示。

圖2 寬頻放大電路

圖3 信號調(diào)理單元

2.2 信號采集單元

信號采集單元如圖4所示。為了得到更精確的特征值，使用較高采樣率的AD。AD9481是一個8位精度的差分模數(shù)轉(zhuǎn)換芯片，能達(dá)到250 MHz的采樣率，輸入范圍為1 V。信號經(jīng)過電壓跟隨器作為緩沖，為了使AD工作在最佳性能，采取差分輸入的方式，緩沖信號進(jìn)入單端轉(zhuǎn)差分芯片再進(jìn)入AD采樣。為了使信號進(jìn)入單端轉(zhuǎn)差分芯片后具有較高的信噪比，要求單端到差分的增益為1，輸入電阻RL為50 Ω。反饋電阻RF和增益電阻RG為200 Ω，根據(jù)式(1)得出單端輸入電阻RIN為267 Ω。由式(2)得到當(dāng)并聯(lián)電阻RT等于61.5 Ω時，RL才能降為50 Ω。輸入電阻AD9481的電路圖如圖5所示。

圖4 信號采集單元

圖5 AD9481電路圖

(1)

(2)

FPGA提供250 MHz的時鐘給AD9481。AD9481的時序圖如圖6所示，DS+為高電平，DS-為低電平時，數(shù)據(jù)輸出和DCO輸出都保持靜態(tài)。DS+的下降沿，即DS-的上升沿出現(xiàn)8個CLK后A通道輸出數(shù)據(jù)，9個CLK后B通道輸出數(shù)據(jù)。DCO的頻率是CLK的一半，DCO+和DCO-相位相差180°，AB兩通道跟隨信號DCO交叉輸出。

圖6 AD9481時序圖

2.3 信號處理單元

為了滿足三相局部放電信號同時采樣處理所需資源，選取Kintex 7系列的FPGA。FPGA將采集的信號分別經(jīng)過脈沖提取和特征提取，最終將特征值通過網(wǎng)口發(fā)送給上位機(jī)。信號處理單元如圖7所示。

圖7 信號處理單元

小波變換的提升實(shí)現(xiàn)由分解、預(yù)測、更新組成。小波變換系數(shù)受母小波的影響，通過比較波形相似系數(shù)選擇合適的母小波，波形相似度越大表示母小波和信號越相似，分解的小波系數(shù)的值越大。波形相似系數(shù)如式(3)所示。

(3)

采集的局部放電脈沖波形和Daubcheis系列母小波函數(shù)的波形相似系數(shù)如表1所示。

表1 相似系數(shù)

由表1可知，db4和局部放電脈沖波形的相似系數(shù)最大，所以選擇db4作為母小波。db4的多相位矩陣的其中一種分解方法如式(4)所示。

(4)

為了方便FPGA的計算，將各系數(shù)變換左移9位避免小數(shù)的運(yùn)算，系數(shù)變換表2所示。

表2 系數(shù)變換

提升小波變換通過流水線的形式將信號分解為4層。流水線設(shè)計為4層，第1層為將數(shù)據(jù)進(jìn)行奇偶分離，分別用2個寄存器將奇偶數(shù)據(jù)暫存。第2層預(yù)測數(shù)據(jù)，用之前暫存的數(shù)據(jù)以及變換后的系數(shù)預(yù)測相應(yīng)的奇偶序列并得到預(yù)測誤差。第3層更新數(shù)據(jù)，用預(yù)測誤差更新數(shù)據(jù)。第4層比例變換。用時序電路保存輸入數(shù)據(jù)及中間數(shù)據(jù)，由組合電路實(shí)現(xiàn)四則運(yùn)算。

判斷每層小波系數(shù)的局部極值，每層小波系數(shù)同時為極值且極值大于設(shè)定的閾值表示該點(diǎn)為脈沖的邊緣。沿著邊緣向后尋找脈沖的另一個邊緣。為了保證4層小波系數(shù)輸出為同一時刻的信號，使用延遲元素將數(shù)據(jù)同步。FPGA的脈沖提取模塊如圖8所示。通過vivado的ila顯示的最終提取結(jié)果如圖9所示。

圖8 脈沖提取模塊

圖9 脈沖提取結(jié)果

偏度是用來衡量數(shù)據(jù)相對于正態(tài)分布的對稱性或傾斜程度的度量，正態(tài)分布的偏度為零。偏度為負(fù)值表示向左傾斜，為正值表示向右傾斜的數(shù)據(jù)，如式(5)所示。

(5)

峰度是衡量數(shù)據(jù)尖銳程度的指標(biāo)，如果數(shù)據(jù)相對于正態(tài)分布具有相同的銳度，峰度為零，峰度為負(fù)值表示數(shù)據(jù)比正態(tài)分布平坦，為正值表示更尖銳，如式(6)所示。

(6)

3 實(shí)驗(yàn)結(jié)果

為了驗(yàn)證硬件實(shí)現(xiàn)模塊的局部放電脈沖提取和特征提取效果，將局部放電發(fā)生器接上2個不同類型的局部放電類型絕緣缺陷，如圖10所示。同時采集2種不同放電類型的局部放電信號，經(jīng)過硬件實(shí)現(xiàn)模塊后上傳到上位機(jī)進(jìn)行聚類分離和顯示，聚類分離的效果如圖11所示，PRPD顯示結(jié)果如圖12所示。

圖10 模擬局部放電

圖11 聚類效果圖

圖12 PRPD圖譜

4 結(jié)束語

本系統(tǒng)通過特高頻傳感器采集局部放電信號，充分利用FPGA的并行性和靈活性，構(gòu)建出高速采集和數(shù)據(jù)處理硬件實(shí)現(xiàn)模塊。利用提升小波變換易于硬件實(shí)現(xiàn)的特點(diǎn)提取脈沖信號，計算脈沖信號的偏度和峰度2個特征，通過網(wǎng)口將這2個特征以及幅值和相位發(fā)送給上位機(jī)，上位機(jī)根據(jù)2個特征對脈沖進(jìn)行分離，分離后的每一類脈沖由幅值和相位繪制出PRPD圖譜，用于下一步的識別。由模擬的局部放電信號證明了本系統(tǒng)的可操作性，為局部放電采集系統(tǒng)提供一種基于FPGA的硬件實(shí)現(xiàn)方法。