翟鵬飛 ，周 雄 ，李 強(qiáng) ，2

（1.電子科技大學(xué) 電子科學(xué)與工程學(xué)院，四川 成都 610054；2.琶洲實(shí)驗(yàn)室-人工智能與數(shù)字經(jīng)濟(jì)廣東省實(shí)驗(yàn)室，廣東 廣州 510330）

0 引言

現(xiàn)代的片上系統(tǒng)（SoC）的功能越來(lái)越復(fù)雜，性能要求也在不斷提高，為了保證系統(tǒng)良好穩(wěn)定地工作，其電源網(wǎng)絡(luò)是十分復(fù)雜的。隨著工藝尺寸越來(lái)越小，片上走線和走線、走線和器件之間的寄生越來(lái)越大，相互之間的耦合和干擾也就越來(lái)越大，更加惡化了片上電源噪聲的情形。同時(shí)，電源供電電壓越來(lái)越低，導(dǎo)致噪聲容限越來(lái)越小，所以電源網(wǎng)絡(luò)模型在芯片的設(shè)計(jì)過(guò)程中是十分重要的。要想獲得準(zhǔn)確的電源網(wǎng)絡(luò)模型，需要在芯片生產(chǎn)出來(lái)后，對(duì)芯片內(nèi)部的電源電壓噪聲（PSN）進(jìn)行實(shí)際測(cè)量，再由測(cè)得的噪聲數(shù)據(jù)反推出電源網(wǎng)絡(luò)模型的參數(shù)。

片上PSN 測(cè)量類型主要可以分為時(shí)域波形測(cè)量[1-4]和噪聲功率譜測(cè)量?jī)煞N[5-9]，本文主要介紹片上噪聲功率譜測(cè)量技術(shù)。片上電源電壓功率譜測(cè)量主要是基于維納-辛欽定理，對(duì)電源電壓上的周期平穩(wěn)噪聲進(jìn)行測(cè)量[6]，以得到噪聲的頻率和幅度信息。根據(jù)這些信息，同時(shí)也可以進(jìn)一步確定噪聲源的位置，并預(yù)估其對(duì)芯片中各個(gè)模塊性能的影響。

1 噪聲功率譜測(cè)量原理

PSN 本質(zhì)上是由于電源網(wǎng)絡(luò)下的負(fù)載中的開關(guān)快速切換產(chǎn)生了變化的電流流經(jīng)電源網(wǎng)絡(luò)中的寄生電感、電容和電阻，在芯片內(nèi)部電源上所產(chǎn)生的變化的電壓[10]。因?yàn)樵陬l域上PSN的頻率范圍非常寬，可以從接近DC的極低頻到100 GHz的極高頻[4]，導(dǎo)致很難采用模數(shù)轉(zhuǎn)換器（ADC）來(lái)直接采樣量化。幸運(yùn)的是，由于PSN 主要部分是因?yàn)槭芟到y(tǒng)時(shí)鐘觸發(fā)的電路周期性地開合所引起的，使得這部分的噪聲可以被看作一個(gè)具有周期平穩(wěn)特性的隨機(jī)過(guò)程，所以根據(jù)維納-辛欽定理可以通過(guò)測(cè)量噪聲的自相關(guān)函數(shù)，再經(jīng)過(guò)傅里葉變換后就可以測(cè)得噪聲的功率譜。

電壓噪聲的自相關(guān)函數(shù)R（τ）定義為：

其中x（t）為電源電壓，TS為采樣時(shí)鐘周期，n 表示第n 次采樣，τ 代表兩次噪聲采樣的時(shí)間間隔，E[]表示求期望。假設(shè)x（t）為單頻點(diǎn)的周期函數(shù)，它的自相關(guān)函數(shù)為R（τ），當(dāng)τ 等于0 或者x（t）周期的整數(shù)倍時(shí)，R（τ）達(dá)到最大值；所以R（τ）完全包含了x（t）的周期和幅度信息。對(duì)于一個(gè)周期平穩(wěn)的噪聲信號(hào)，其中可能包含多個(gè)頻率分量，通過(guò)掃描τ的值，計(jì)算不同τ 值下的自相關(guān)函數(shù)值，就可以把函數(shù)中所有的頻率分量和該頻率分量對(duì)應(yīng)的幅度信息測(cè)量出來(lái)。測(cè)量系統(tǒng)的奈奎斯特（Nyquist）帶寬是由τ的變化步長(zhǎng)決定的。

2 基于自相關(guān)函數(shù)的測(cè)量技術(shù)

基于自相關(guān)函數(shù)的測(cè)量技術(shù)目前在片上測(cè)量噪聲功率譜的應(yīng)用領(lǐng)域中屬于主流技術(shù)。通過(guò)上一節(jié)的介紹可以看出，這種測(cè)量技術(shù)的Nyquist 帶寬是由兩個(gè)采樣時(shí)鐘之間的時(shí)間間隔τ的變化步長(zhǎng)所決定的，而不是由采樣時(shí)鐘周期TS決定的。例如設(shè)計(jì)Nyquist 帶寬是20 GHz，則τ的變化步長(zhǎng)需要小于25 ps，采樣時(shí)鐘的周期TS理論上可以是任意值，但為了綜合考慮測(cè)量時(shí)間和電路設(shè)計(jì)難度，一般TS設(shè)定在10 ns～1 μs 之間。所以可以利用這一特點(diǎn)，用兩個(gè)低速的自相關(guān)采樣時(shí)鐘觸發(fā)兩路采樣量化電路，就可以測(cè)得高頻噪聲信號(hào)的功率譜，并且不會(huì)出現(xiàn)混疊現(xiàn)象。

圖1 是基于自相關(guān)的測(cè)量噪聲功率譜的電路模塊圖，其中包括自相關(guān)時(shí)鐘產(chǎn)生電路和兩路采樣與量化電路，以及用于計(jì)算自相關(guān)函數(shù)的數(shù)字電路。

圖1 基于自相關(guān)函數(shù)測(cè)量技術(shù)的電路模塊圖

2.1 自相關(guān)時(shí)鐘產(chǎn)生電路

自相關(guān)時(shí)鐘可以選擇從片外輸入[6-7]和片上產(chǎn)生[5，8]兩種方式，這兩種方式都需要時(shí)鐘產(chǎn)生電路。片外輸入的主要優(yōu)點(diǎn)是可以節(jié)省芯片的面積和功耗，以及降低設(shè)計(jì)難度，容易糾錯(cuò)與校正；主要缺點(diǎn)是增加了測(cè)試電路板的設(shè)計(jì)復(fù)雜度。片上產(chǎn)生的優(yōu)缺點(diǎn)與片外輸入的相反。因?yàn)樽韵嚓P(guān)時(shí)鐘片上產(chǎn)生電路排除故障難度較大，近幾年才有文獻(xiàn)將這部分電路做到片內(nèi)，并取得了很好的測(cè)試效果[5，8]。

圖2 是兩路自相關(guān)時(shí)鐘產(chǎn)生電路的示意圖，它由一個(gè)多相位時(shí)鐘產(chǎn)生器和一個(gè)時(shí)鐘控制器組成。多相位時(shí)鐘產(chǎn)生器是將一個(gè)輸入?yún)⒖紩r(shí)鐘通過(guò)延遲器單元產(chǎn)生頻率相同相位不同的一組時(shí)鐘，需要保證最小的延遲等于τ的變化步長(zhǎng)。

圖2 自相關(guān)時(shí)鐘產(chǎn)生電路模塊圖

時(shí)鐘控制器的功能是從這組多相位時(shí)鐘中選擇出來(lái)兩組符合自相關(guān)采樣要求的時(shí)鐘。如圖3 所示，T 路時(shí)鐘和τ 路時(shí)鐘開始保持時(shí)間差為τ1，經(jīng)過(guò)N 個(gè)周期之后，τ 路時(shí)鐘的延遲增加25 ps，此時(shí)與T 路時(shí)鐘的時(shí)間差變成τ1+25 ps，再保持N 個(gè)周期之后，τ 路時(shí)鐘的時(shí)間差再增加25 ps，以此類推，直到采到m 個(gè)采樣點(diǎn)。m 是由頻譜分辨率決定的，比如Nyquist的帶寬是20 GHz，頻譜分辨率為10 MHz，那么m 等于4 000。N 是求自相關(guān)運(yùn)算時(shí)的平均數(shù)，N 越大，得到的功率譜噪底越低。選出的兩路時(shí)鐘經(jīng)過(guò)分頻器之后，得到了兩路低頻時(shí)鐘再送到兩路采樣量化器。

圖3 自相關(guān)采樣時(shí)鐘示意圖

2.2 采樣與量化電路

文獻(xiàn)[6]中最早完成了基于自相關(guān)的噪聲功率譜片上測(cè)量電路。電路的主要部分是兩路一樣的采樣保持與量化電路，其電路結(jié)構(gòu)如圖4（a）所示。被測(cè)電源電壓作為采樣保持電路的輸入電壓，采樣開關(guān)由上一小節(jié)介紹的采樣時(shí)鐘控制，再通過(guò)buffer 把采樣電壓緩沖到壓控振蕩器（VCO）的控制端，使VCO的振蕩頻率和采樣的電壓成正比。然后將VCO的輸出端送給計(jì)數(shù)器，在一個(gè)固定的計(jì)數(shù)時(shí)間窗內(nèi)完成計(jì)數(shù)，最后得到的計(jì)數(shù)值和被測(cè)電源電壓成正比。

圖4（b）是量化器工作的時(shí)序圖，其中Samp 是采樣時(shí)鐘信號(hào)，低電平階段完成采樣，高電平階段是保持階段，同時(shí)高電平階段也作為計(jì)數(shù)器的計(jì)數(shù)時(shí)間窗TWIN。在保持階段，VCO的輸出電壓觸發(fā)計(jì)數(shù)器進(jìn)行計(jì)數(shù)，在下一次采樣時(shí)鐘下降沿來(lái)的時(shí)候，完成計(jì)數(shù)，并將得到的碼字送到后續(xù)的自相關(guān)計(jì)算模塊中。

圖4 適用于電源噪聲測(cè)量的采樣與量化

這種量化器的結(jié)構(gòu)的精度和固定時(shí)間窗TWIN以及VCO的增益KVCO成正比：

也就是說(shuō)，提高測(cè)量精度，一是可以通過(guò)提高KVCO；二是可以通過(guò)增加TWIN的長(zhǎng)度，但增加TWIN會(huì)導(dǎo)致測(cè)量時(shí)間增長(zhǎng)。

3 基于Dither的平均值測(cè)量技術(shù)

上一節(jié)介紹的用于量化PSN的高精度量化器，由于高精度的量化過(guò)程需要較長(zhǎng)的保持時(shí)間，因此在量化器之前需要一個(gè)采樣保持電路。為了使保持的電壓不受被測(cè)電源信號(hào)干擾，需要采樣開關(guān)的襯底端接到一個(gè)額外的干凈的電源上。同時(shí)，為了避免量化器部分被干擾，也需要為其提供一組干凈的電源和地。這使得將量化器嵌入到被測(cè)電源域的同時(shí)還需要接入一組干凈的電源和地，在高密度的現(xiàn)代SoC 中這種操作會(huì)增加布局布線的復(fù)雜度。為了避免使用干凈的電源，文獻(xiàn)[7]中提出一種基于Dither的低精度量化器，通過(guò)多次測(cè)量計(jì)算其平均值，依然可以得到高精度量化結(jié)果。這種方法本質(zhì)上是通過(guò)降低單次量化精度來(lái)減少一次量化所需的時(shí)間，在這個(gè)極短的量化時(shí)間內(nèi)被測(cè)電源電壓來(lái)不及變化，可以被看作一個(gè)固定值。

3.1 基于Dither的1-bit 量化器原理

圖5 展示了基于Dither的用比較器做1-bit 量化器的工作原理?？紤]一個(gè)理想的比較器，它的兩個(gè)輸入端，一端接被比較的電壓信號(hào)，另一端接穩(wěn)定的參考電壓。如果被比較信號(hào)不變，比較器每次量化結(jié)果都不會(huì)改變，得到的信息只有被測(cè)電壓信號(hào)大于或者小于固定的參考電壓，而具體大多少或小多少無(wú)從得知。但是如果把穩(wěn)定的參考電壓上疊加一個(gè)均勻分布的Dither 信號(hào)，保持輸入信號(hào)不變，進(jìn)行充分多次比較，將比較結(jié)果相加后求平均值，這一測(cè)量結(jié)果VMEAS 就會(huì)更接近被測(cè)電壓的真實(shí)值：

圖5 基于Dither的1-bit 量化器的工作原理

其中Qi是第i 次的比較結(jié)果，VREF，MAX是參考電壓加上Dither的最大值，VREF，MIN是參考電壓加 上Dither的最小值，N 是比較次數(shù)。需要注意VREF，MIN到VREF，MAX的范圍要大于被測(cè)電壓信號(hào)VIN。

當(dāng)被測(cè)電壓是帶有噪聲的電源電壓時(shí)，即VIN是一個(gè)變化的信號(hào)，此時(shí)對(duì)一路信號(hào)進(jìn)行多次量化之后再對(duì)量化結(jié)果求平均值，這個(gè)平均值只能代表變化的VIN在這段時(shí)間內(nèi)的平均值。但是應(yīng)用于測(cè)量自相關(guān)時(shí)，文獻(xiàn)[7]證明了當(dāng)被測(cè)電源電壓不是穩(wěn)定的，即含有噪聲分量，它的R（τ）依然可以通過(guò)基于Dither的1-bit 量化器測(cè)得，如式（4）所示：

其中Qti是T路的量化結(jié)果，Qτi是τ路的量化結(jié)果，k的值為VREF，MAX-VREF，MIN。

3.2 基于Dither的1-bit VCO 量化器

圖6 給出了一種用于測(cè)量PSN的基于Dither的1-bit VCO 量化器[7]。這種結(jié)構(gòu)的工作原理和上一小節(jié)介紹的基于Dither的比較器作為量化器的理論基礎(chǔ)是一樣的。將比較器換成了VCO 量化器結(jié)構(gòu)時(shí)，可以避免給量化器提供干凈的電源。具體的工作原理是將VCO 直接嵌入被測(cè)電源域中，使得VCO的振蕩頻率和電源域中的噪聲成正比，再通過(guò)兩個(gè)觸發(fā)器檢測(cè)在固定時(shí)間窗TDelay內(nèi)是否有時(shí)鐘的上升或下降沿。如果有沿，異或門的輸出為“1”，否則為“0”。由于VCO的振蕩頻率越快，檢測(cè)到時(shí)鐘沿的概率越高，因此“1”出現(xiàn)的概率和被測(cè)PSN的電壓成正比。

圖6 基于Dither的1-bit VCO 量化器

與圖5 不同的是，VCO 量化器有三個(gè)主要優(yōu)點(diǎn)：一是由于VCO自身的相位噪聲和采樣時(shí)鐘不相關(guān)，采樣時(shí)刻的初始相位是個(gè)隨機(jī)量，可以看作一個(gè)自然的Dither源，而不需要額外產(chǎn)生Dither的電路；二是VCO 結(jié)構(gòu)可以做成基于反相器的結(jié)構(gòu)，有很高的數(shù)字化特點(diǎn)，使得電路設(shè)計(jì)較為簡(jiǎn)單，而且對(duì)工藝尺寸的縮小有很好的兼容性；三是這個(gè)結(jié)構(gòu)由于電源和地的電壓抖動(dòng)都可以影響VCO的振蕩頻率，因此測(cè)得的是被測(cè)電源域中電源電壓噪聲與地電壓噪聲的差值，而不是單純的電源電壓的噪聲。

4 結(jié)論

本文分析了基于自相關(guān)函數(shù)來(lái)測(cè)量電源電壓噪聲功率譜的原理，介紹了具體的電路實(shí)現(xiàn)，包括適用于自相關(guān)采樣的時(shí)鐘產(chǎn)生電路和量化電路，同時(shí)也介紹了為了避免在量化器部分應(yīng)用干凈的電源而提出的基于Dither的低精度量化器技術(shù)。這些原理和技術(shù)為片上測(cè)量電源電壓噪聲的功率譜提供了解決方案。