吳 林，史建華，張 鏝

(1.珠海博聞教育科技發(fā)展有限公司，廣東 珠海 519000；2.東軟集團(tuán)，遼寧 沈陽 110179)

0 引言

數(shù)字下變頻處理器(Digital Down Converters ,DDC)廣泛應(yīng)用在通信領(lǐng)域，由正交變換和抽取濾波器組成。其主要功能是將模數(shù)轉(zhuǎn)換器采樣后的量化數(shù)字信號頻譜由射頻或者中頻下變頻到基帶，由數(shù)字下變頻處理器的正交變換單元負(fù)責(zé)完成該功能；正交變換后的數(shù)據(jù)速率仍然跟模數(shù)轉(zhuǎn)換器采樣后的量化數(shù)據(jù)速率保持一致，為了減少后級計算機(jī)的數(shù)據(jù)吞吐率和數(shù)據(jù)處理容量，通過數(shù)字下變頻處理器的抽取濾波器，將正交變換模塊輸出的數(shù)據(jù)進(jìn)行抽取，使得數(shù)據(jù)速率由較高的數(shù)據(jù)速率降為較低速率，在數(shù)據(jù)抽取過程中產(chǎn)生的交疊頻譜分量，抽取濾波器將對其進(jìn)行阻帶濾波處理。

早期的數(shù)字下變頻處理器算法一般基于專用商業(yè)芯片來實現(xiàn)，Intersil公司型號為HSP50016的芯片是一款經(jīng)典的數(shù)字下變頻芯片，在通信行業(yè)廣為應(yīng)用[1]，德州儀器(TI)公司的DSP芯片提供了豐富的定點和浮點運算邏輯單元，也為實現(xiàn)數(shù)字下變頻處理器的算法提供了良好的條件。但是應(yīng)用以上這些面向數(shù)字信號處理的專用芯片實現(xiàn)具體產(chǎn)品中的數(shù)字下變頻的算法，在設(shè)計過程中可能會受限于芯片的特定架構(gòu)，無法實現(xiàn)更加靈活和定制化的設(shè)計場景的需求。

FPGA(Field Programmable Gate Array)是一種半定制的集成芯片，具有豐富的可編程邏輯陣列，可根據(jù)用戶的需求進(jìn)行迭代開發(fā)，基于FPGA開發(fā)用戶所需的邏輯和算法功能具有很大的靈活性。因此，基于FPGA來實現(xiàn)超導(dǎo)系統(tǒng)信號檢測器的數(shù)字下變頻處理器的算法，可以根據(jù)超導(dǎo)系統(tǒng)的具體功能和指標(biāo)需求來定制化地實現(xiàn)數(shù)字下變頻處理器的各個功能模塊，使得基于FPGA設(shè)計的數(shù)字下變頻處理器能跟超導(dǎo)系統(tǒng)信號檢測器其它功能單元融合為一體。

1 數(shù)字下變頻處理器的結(jié)構(gòu)和原理

如圖1所示，數(shù)字下變頻處理器主要由正交變換單元和抽取濾波器組成[4]。

圖1 數(shù)字下變頻處理器結(jié)構(gòu)

為了從K空間填充的復(fù)數(shù)形式的數(shù)據(jù)中同時得到超導(dǎo)系統(tǒng)檢測數(shù)據(jù)的幅值信息和相位信息，將信號檢測器模數(shù)轉(zhuǎn)換器采樣和量化后的數(shù)字信號通過正交變換單元分解為實部數(shù)據(jù)和虛部數(shù)據(jù)，同時將模數(shù)轉(zhuǎn)換器采樣量化后的數(shù)字信號頻譜由射頻或者中頻下變頻到基帶的頻域里，該功能由數(shù)字下變頻處理器的正交變換單元完成。超導(dǎo)系統(tǒng)的信號檢測器模數(shù)轉(zhuǎn)換器轉(zhuǎn)換速率一般在80MHz以上，雖然正交變換后的信號頻譜由射頻或者中頻下變頻到基帶，但是正交變換后的數(shù)據(jù)速率仍然跟模數(shù)轉(zhuǎn)換器采樣后的量化數(shù)據(jù)速率保持一致，因此正交變換后的數(shù)據(jù)速率較高，為了減少圖像重建計算機(jī)的數(shù)據(jù)處理壓力，需要通過數(shù)字下變頻處理器的抽取濾波器將正交變換單元輸出的數(shù)據(jù)速率降為較低速率，同時抽取濾波器負(fù)責(zé)將數(shù)據(jù)抽取過程中產(chǎn)生的交疊頻譜分量通過阻帶抑制濾除。

圖2所示為數(shù)字方式實現(xiàn)的正交變換單元實現(xiàn)示意圖。磁共振模擬射頻信號進(jìn)入信號檢測器的模數(shù)轉(zhuǎn)換器后，經(jīng)過采樣和量化，轉(zhuǎn)換成數(shù)字的離散信號。數(shù)字本振由兩個本振信號產(chǎn)生模塊構(gòu)成，這兩個模塊產(chǎn)生本振信號頻率完全一致，相位相差90度。這兩路本振信號同時跟模數(shù)轉(zhuǎn)換器采樣后的離散數(shù)據(jù)相乘，在每路都會得到和頻分量和差頻分量，正交變換單元之后的抽取濾波器會將其中的和頻分量濾除掉，而保留差頻分量，差頻分量即正交解調(diào)后的基帶信號。數(shù)字方式實現(xiàn)的正交解調(diào)功能相對于傳統(tǒng)的模擬正交解調(diào)實現(xiàn)方式，在本振信號產(chǎn)生和控制方面具有更加精準(zhǔn)的正交性和穩(wěn)定性[5]，在傳統(tǒng)的模擬正交解調(diào)實現(xiàn)時，模擬混頻器的非線性特征和本振的泄露會降低有效帶寬內(nèi)信號的動態(tài)范圍，而數(shù)字方式實現(xiàn)的正交解調(diào)可規(guī)避模擬器件引入的這些問題，對提升超導(dǎo)系統(tǒng)的信號動態(tài)范圍具有顯著的改善效果。

圖2 正交變換的實現(xiàn)示意圖

如圖3所示，抽取濾波器由CIC和FIR濾波器構(gòu)成[3]。CIC濾波器(Cascaded integrator-comb filter)即積分梳妝濾波器，實現(xiàn)對輸入數(shù)據(jù)進(jìn)行大比例的抽取，從而達(dá)到降低數(shù)據(jù)速率的效果，CIC由多對積分與梳狀濾波器、降采樣部分組成[2,3]。CIC濾波器的結(jié)構(gòu)中沒有乘法器，可快速地實現(xiàn)較高抽取率或者較高內(nèi)插率的數(shù)據(jù)處理[3]。由于CIC不存在具體的濾波系數(shù)，因此不需要額外的寄存器對系數(shù)進(jìn)行存儲，因而CIC濾波器在實現(xiàn)時占用的邏輯資源較少[3]。CIC濾波器具有良好的線性相位特性，對相位敏感度很高的超導(dǎo)系統(tǒng)，因此CIC濾波器非常適合作為超導(dǎo)系統(tǒng)信號檢測器的數(shù)字信號濾波[2,3]。

圖3 抽取濾波器的實現(xiàn)示意圖

FIR(Finite Impulse Response)濾波器全稱是有限長單位沖激響應(yīng)濾波器，其具有良好的線性相頻特性，同時在頻響特性曲線上具有陡峭的過渡帶與高抑制比的帶外抑制效果[3]。FIR濾波器的工作原理為用一系列的內(nèi)部抽頭系數(shù)乘以最近輸入的N個采樣數(shù)據(jù)，并對所得到的數(shù)組單元進(jìn)行求和[2,3]。通過改變系數(shù)和濾波器抽頭數(shù)目的值，理論上FIR濾波器可實現(xiàn)幾乎所有的頻響特性設(shè)計[3]。FIR濾波器除了具有固定倍數(shù)的數(shù)據(jù)抽取功能之外，另外一個功能是對CIC濾波器輸出數(shù)據(jù)的頻譜進(jìn)行修正與補償，所以這種FIR濾波器被稱作補償濾波器[2,3]。

2 數(shù)字下變頻處理器的功能驗證

模擬信號在模數(shù)轉(zhuǎn)換環(huán)節(jié)的采樣和量化過程中，相干采樣和量化誤差會引起寄生的雜散諧波頻率分量，通常在數(shù)字域的計算過程中不正確的截斷處理方式還會造成新的直流分量的產(chǎn)生，為了保證設(shè)計的數(shù)字下變頻處理器在頻域通帶范圍內(nèi)沒有以上所述的干擾頻率分量，因此有必要在數(shù)字下變頻處理器輸出環(huán)節(jié)驗證頻域通帶范圍內(nèi)是否有干擾成分。

為了檢驗數(shù)字下變頻處理器輸出環(huán)節(jié)的數(shù)據(jù)在頻域通帶范圍內(nèi)是否有干擾成分，本文設(shè)計了2組實驗范式，將數(shù)字下變頻處理器輸出數(shù)據(jù)速率分別設(shè)置為1Msps和100ksps，則對應(yīng)環(huán)節(jié)數(shù)據(jù)的全頻帶帶寬分別為1MHz和100kHz。本文將信號檢測器的信號輸入端用50Ω端子短接，通過對全頻帶的掃頻測試，即得到如圖4(a)和圖4(b)所示的噪聲基底掃頻圖。數(shù)字下變頻處理器低通濾波器的頻響特性，對輸入的全頻帶隨機(jī)白噪聲頻譜具有通帶通過和阻帶抑制的效應(yīng)，因此從圖4可看到低通濾波器頻響特性曲線的輪廓。進(jìn)一步，從該圖還可以看出，在頻域通帶范圍內(nèi)的噪聲頻譜中都是隨機(jī)白噪聲頻譜，而沒有波動特別劇烈的頻譜分量，說明沒有雜散諧波分量和直流分量串進(jìn)通帶頻域范圍內(nèi)。

圖4 噪聲基底掃頻圖

數(shù)字下變頻處理器的半帶抽取濾波器和FIR補償濾波器聯(lián)合的組合濾波器，其頻率響應(yīng)類型是低通濾波器，該低通濾波器的設(shè)計指標(biāo)主要包括-3dB通帶帶寬和通帶帶內(nèi)紋波，超導(dǎo)系統(tǒng)信號檢測器設(shè)計要求低通濾波器雙邊帶通帶帶寬為數(shù)字下變頻處理器輸出數(shù)據(jù)速率的0.55倍左右，低通濾波器的頻域通帶紋波波動區(qū)間小于0.04dB。

為了測試數(shù)字下變頻處理器低通濾波的頻率響應(yīng)曲線指標(biāo)，實驗范式將數(shù)字下變頻處理器輸出數(shù)據(jù)速率設(shè)置為500ksps，則期望的低通濾波器-3dB雙邊帶通帶帶寬為275kHz，如圖5所示，實際測得-3dB單邊帶通帶帶寬為130kHz，由于雙邊帶通帶帶寬為單邊帶通帶帶寬的2倍，通過單邊帶通帶帶寬的實測值計算得到雙邊帶帶寬為260kHz，因此雙邊帶帶寬在期望指標(biāo)附近，滿足設(shè)計要求。如圖6所示，將數(shù)字下變頻處理器低通濾波器的帶邊帶頻率響應(yīng)特性曲線0到120kHz頻域范圍內(nèi)的縱坐標(biāo)展開，測得縱坐標(biāo)幅度值紋波波動區(qū)間小于0.03dB，滿足超導(dǎo)系統(tǒng)信號檢測器低通濾波器的頻域通帶紋波小于0.04dB的期望范圍。

圖5 頻率響應(yīng)曲線圖

圖6 頻率響應(yīng)曲線在通帶內(nèi)局部放大圖

3 結(jié)論

本文針對超導(dǎo)系統(tǒng)信號檢測器的功能和指標(biāo)要求，基于FPGA實現(xiàn)了數(shù)字下變頻處理器的功能。經(jīng)過對數(shù)字下變頻處理器主要設(shè)計指標(biāo)的實驗驗證，主要包括噪聲基底和低通濾波器頻響特性曲線的測試，測試數(shù)據(jù)顯示基于FPGA實現(xiàn)的數(shù)字下變頻處理器功能達(dá)到預(yù)期設(shè)計目標(biāo)，滿足超導(dǎo)系統(tǒng)信號檢測器的功能和指標(biāo)要求。