甄國(guó)涌，曹 飛，陳建軍，賈興中

（中北大學(xué) 電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051）

0 引言

隨著電子產(chǎn)業(yè)的快速發(fā)展以及航空航天實(shí)驗(yàn)條件的不斷嚴(yán)苛，搭載設(shè)備的小型化、集成化也在不斷提升要求。圖像數(shù)據(jù)作為直觀的數(shù)據(jù)來(lái)源，扮演了越來(lái)越重要的數(shù)據(jù)支撐角色。對(duì)于航空航天設(shè)備，一般都具有空間受限、能耗珍貴、帶寬有限的特點(diǎn)[1-2]，所以搭載的圖像采集系統(tǒng)必須要在保證圖像質(zhì)量的前提下，盡量降低功耗，期望可以長(zhǎng)時(shí)間工作，并盡量降低碼率，期望可以節(jié)省存儲(chǔ)空間、降低帶寬使用率。例如某遙測(cè)設(shè)備，遙測(cè)帶寬一般為2 Mb/s～5 Mb/s，工作時(shí)長(zhǎng)可能長(zhǎng)達(dá)數(shù)小時(shí)，需要實(shí)時(shí)獲取設(shè)備運(yùn)行狀況圖像[3-4]，對(duì)于大部分的可行方案，有些采用普通ARM 處理器架構(gòu)可以做到實(shí)時(shí)傳輸，但是圖像分辨率較低；有些采用FPGA 采集、Flash存儲(chǔ)、DDR 讀取設(shè)計(jì)框架，可以做到高分辨率[5-6]，但是實(shí)時(shí)性和碼率要求不達(dá)標(biāo)。

基于以上實(shí)際需求，采用國(guó)產(chǎn)化海思主控芯片Hi3516D，設(shè)計(jì)了一種低功耗、低碼率、高質(zhì)量的圖像采集系統(tǒng)。

1 總體方案設(shè)計(jì)

嵌入式系統(tǒng)設(shè)備的小型化、芯片的高集成度，使得芯片的功耗明顯增大。據(jù)資料顯示，芯片穩(wěn)定工作后溫升10 ℃，其可靠性將會(huì)降低近一半。其中包含電遷移、連線阻抗增大、線延時(shí)增加等問(wèn)題，最終導(dǎo)致時(shí)延故障率增大[7]。

所以基于降低功耗的設(shè)計(jì)思想，系統(tǒng)設(shè)計(jì)方案如圖1所示，整體分為5 個(gè)模塊：圖像采集模塊、主控模塊、存儲(chǔ)模塊、RS422 通信模塊、電源模塊。

圖1 總體方案設(shè)計(jì)

圖像采集模塊采用高動(dòng)態(tài)低功耗AR0230CS 傳感器，通過(guò)SLVS 接口將圖像數(shù)據(jù)送至主控模塊。其擁有96 dB的高動(dòng)態(tài)范圍、41 dB 的高信噪比，最大輸出能力為1080P@60fps，此時(shí)線性模式下典型功耗為386 mW。芯片內(nèi)部采樣一個(gè)R/G/B 分量只使用一個(gè)晶體管，然后利用插值計(jì)算得到每個(gè)Piexl，在芯片設(shè)計(jì)層就降低了功耗[8]。

主控模塊采用國(guó)產(chǎn)海思公司的Hi3516D 芯片，通過(guò)MIPI 管理器接收來(lái)自CMOS 圖像采集模塊的數(shù)據(jù)，并進(jìn)行優(yōu)化處理、H264 編碼壓縮，通過(guò)UART 接口輸出至RS422通信模塊，本UART 支持的最大碼率為3 Mb/s。芯片設(shè)計(jì)從先進(jìn)的低功耗工藝和低功耗架構(gòu)出發(fā)，同時(shí)采用ARM Cortex A7 的內(nèi)核，最大輸出能力為1080P@60fps，此時(shí)典型功耗為1.1 W[9]。

存儲(chǔ)模塊使用4 Gb 的DDR3 和256 Mb 的Flash，型號(hào)分別為K4B4G1646E、MX25L25635F，其中DDR3 在離線模式下處理主控模塊的圖像數(shù)據(jù)，而Flash 則用于存儲(chǔ)Linux 運(yùn)行鏡像系統(tǒng)。該DDR3 最高支持600 MHz 的工作頻率，可設(shè)置Power Down、Self Refresh 等低功耗模式，使能自動(dòng)低功耗后，系統(tǒng)處于空閑狀態(tài)，自動(dòng)控制DDR3進(jìn)入到普通低功耗模式；當(dāng)系統(tǒng)需要進(jìn)入到待機(jī)模式時(shí)，控制DDR3 進(jìn)入到自刷新低功耗模式，該模式下可以將DDR3 的功耗降至最低，同時(shí)保持DDR3 中的數(shù)據(jù)。

通信模塊采用RS422 接口，芯片選用ADM2682E，接收主控芯片Hi3516D 輸出的圖像數(shù)據(jù)并通過(guò)RS422 接口發(fā)送出去。該芯片集成了一個(gè)5 kV rms 隔離DC/DC電源，不需要外部DC/DC 隔離模塊，節(jié)省了PCB 布局資源，也節(jié)省了額外的芯片供電功耗。本設(shè)計(jì)在開始圖像采集后使能發(fā)送器、禁止接收器，一直處于單向發(fā)送數(shù)據(jù)的狀態(tài)，以降低功耗。

電源模塊主要采用MP2122、TPS82084 等高效率DC/DC。線性電源發(fā)熱量大、效率低、在輸出功率較大的情況下（如2 A 以上）需要加裝體積龐大的散熱片，針對(duì)于目前空間有限、期望低功耗的系統(tǒng)顯然不適合。經(jīng)過(guò)電流評(píng)估，著重考慮兩路較關(guān)鍵、功耗較大的電源，分別為Hi3516D的內(nèi)核1.1V電壓，平均電流約為900mA，最大電流為1A；AR0230CS的IO引腳1.8V電壓，平均電流約為260mA，最大電流為310mA?？紤]溫度的影響并留有50%以上的設(shè)計(jì)余量，再綜合布局空間、成本、供貨周期來(lái)選擇，選擇MP2122提供Hi3516D的內(nèi)核1.1V電壓，TPS82084提供AR0230CS的IO引腳1.8V電壓。其中MP2122 的電流能力為2 A，雙路PWM 輸出，靜態(tài)電流為45 μA，5 V 輸入、1.1 V 輸出情況下，負(fù)載電流約為900 mA 時(shí)，效率高達(dá)90%；TPS82084 的電流能力為2 A，靜態(tài)電流為17 μA，背部集成功率電感，節(jié)省了PCB 布局，3.3 V 輸入、1.8 V 輸出情況下，負(fù)載電流約為300 mA時(shí)，效率高達(dá)92%。

2 硬件設(shè)計(jì)

2.1 動(dòng)態(tài)調(diào)壓硬件電路設(shè)計(jì)

為了進(jìn)一步降低功耗、發(fā)揮Hi3516D 的低功耗架構(gòu)優(yōu)勢(shì)，為主控芯片關(guān)鍵的、功耗較高的電源支路添加AVS（Adaptive Voltage Scaling）支持，使得系統(tǒng)可以根據(jù)運(yùn)行不同業(yè)務(wù)CPU 占用率來(lái)動(dòng)態(tài)調(diào)節(jié)這兩路電壓[10-11]。

圖2 是MP2122 的動(dòng)態(tài)調(diào)壓硬件電路圖，包含一路AVS調(diào)壓電路AVS-Core，一路內(nèi)核電壓輸出CPU_DDR_VDD_Core。MP2122 輸出電壓計(jì)算公式為：

圖2 MP2122 動(dòng)態(tài)調(diào)壓硬件電路

MP2122 為DC/DC 開關(guān)電源，DC/DC 電路是一個(gè)負(fù)反饋運(yùn)算放大電路，PWM 信號(hào)相當(dāng)于對(duì)反饋信號(hào)做補(bǔ)償。由Hi3516D 輸出的PWM 波形經(jīng)過(guò)RC 低通濾波器后會(huì)輸出0～3.3 V 不同電壓的直流電平，疊加到反饋引腳FB 上，經(jīng)過(guò)內(nèi)部負(fù)反饋運(yùn)算放大電路計(jì)算，從而控制Vout的輸出電壓[12]，其中添加AVS 支持的CPU_DDR_VDD_Core的供電范圍為[0.8，1.3]V。

2.2 動(dòng)態(tài)調(diào)壓電路參數(shù)計(jì)算

根據(jù)運(yùn)放的虛短、虛斷特性以及基爾霍夫定律，可以得到如下關(guān)系（R2 用于調(diào)試環(huán)路穩(wěn)定性，以下關(guān)系式忽略R2）：

綜合以上計(jì)算可得：

可以得出，當(dāng)Vpwm取得最大值時(shí)，Vout取得最小值；當(dāng)Vpwm取得最小值時(shí)，Vout取得最大值。最后求得關(guān)系式：

先評(píng)估調(diào)壓范圍，Vref是MP2122 的參考電壓0.608 V，MP2122 輸出的電壓范圍為Vout（max）=1.3 V，Vout（min）=0.8 V，故R1/R3=0.986，R1/（R4+R5+R6）=0.152；優(yōu)先選定R5=1 kΩ，C5=2.2 μF，調(diào)壓時(shí)間2.2RC=4.84 ms；優(yōu)先選定R3=12.7 kΩ，計(jì)算出反饋管腳的上分壓電阻值R1=12.7 kΩ、R4=499 Ω、R6=80.6kΩ；FB1管腳前預(yù)留一個(gè)電阻R2，用于調(diào)節(jié)MP2122 的環(huán)路穩(wěn)定性，計(jì)算方法如下：

其中，等式右邊的200 kΩ 是一個(gè)工程經(jīng)驗(yàn)值。根據(jù)計(jì)算得R2=103.5 kΩ，取標(biāo)稱值102 kΩ。

調(diào)壓時(shí)間約束在15 ms 以 內(nèi)，C5 選 擇2.2 μF，C5 若選擇太小，芯片的IC 管腳一般有1～10 pF 的輸入電容，芯片的負(fù)載電容對(duì)濾波電路影響較大；C5 若選擇太大，影響濾波電路的高頻特性。權(quán)衡電源質(zhì)量和PWM 的調(diào)節(jié)步長(zhǎng)，選定PWM 頻率為100 kHz。

3 軟件設(shè)計(jì)

3.1 低功耗模塊設(shè)計(jì)

對(duì)于Hi3516D 芯片，應(yīng)用了多電壓域設(shè)計(jì)，初始有4個(gè)電源域，分別供應(yīng)不同的邏輯模塊（CORE、DDR、MEDIA、CPU）電壓，互不影響。本設(shè)計(jì)中，從功耗、結(jié)構(gòu)等因素考慮，采用CPU@600M 低頻場(chǎng)景，2 路電源供電，一路將CORE、DDR、CPU合并為CPU_DDR_VDD_Core和單獨(dú)一路MEDIA_Core。

低功耗模塊使用AVS 功能，由于制造工藝中伴隨的各種情況導(dǎo)致芯片存在片上的PVT（Process、Voltage、Temperature） 偏差，這種偏差為AVS 技術(shù)提供了依據(jù)。AVS 可以根據(jù)運(yùn)行場(chǎng)景的不同，動(dòng)態(tài)設(shè)置不同的頻率和電壓水平來(lái)滿足當(dāng)前的電路時(shí)序和性能要求[13-15]。

如圖3 所示，處理器經(jīng)過(guò)BOOT 初始化、內(nèi)核引導(dǎo)和系統(tǒng)文件掛載，啟動(dòng)sample_venc 圖像采集程序后，Hi3516D 根據(jù)應(yīng)用程序需求，調(diào)用PLL（Phase Locked Loop）單元提供相應(yīng)的運(yùn)行頻率、調(diào)用HPC（Hardware Power Controller）提供相應(yīng)的工作電壓。其中HPC 根據(jù)預(yù)先設(shè)定的AVS 算法，依據(jù)Speed Monitor、Performance Monitor 和T-Sensor 的反饋數(shù)據(jù)，通過(guò)PMU（Power Management Unit）Interface 控制外部DC-DC，動(dòng)態(tài)調(diào)節(jié)CPU_DDR_VDD_Core 和MEDIA_Core 的電壓，從而達(dá)到降低整芯片平均功耗的效果。

圖3 AVS 工作流程圖

3.2 低功耗模塊配置

低功耗模塊的設(shè)計(jì)涉及uboot 表格寄存器的配置以及低功耗調(diào)節(jié)內(nèi)核模塊（Hi3516D_pm.ko）的配置。

uboot 表格寄存器的配置分為劃分電源域以及配置最高電壓和CPU 默認(rèn)工作頻率。寄存器參數(shù)設(shè)置見(jiàn)表1。

表1 uboot 表格寄存器的配置

表1 中,系統(tǒng)控制寄存器的基地址為0x2005_0000，偏移地址015C 為系統(tǒng)啟動(dòng)專用寄存器11；CRG（Clock and Reset Generator 時(shí)鐘模塊）寄存器的基地址為0x2003_0000，偏移地址0000 為系統(tǒng)APLL 配置寄存器0，0004為系統(tǒng)APLL 配置寄存器1。

Hi3516D_pm.ko 是低功耗調(diào)節(jié)內(nèi)核模塊，由于本設(shè)計(jì)采用2 路電源域，故此內(nèi)核模塊包含兩個(gè)方面的功耗調(diào)節(jié)。模塊參數(shù)設(shè)置見(jiàn)表2。

表2 低功耗調(diào)節(jié)內(nèi)核模塊參數(shù)設(shè)置

4 結(jié)果分析及驗(yàn)證

4.1 功耗測(cè)試

本測(cè)試選取了4 種典型分辨率、幀頻25 f/s、采集畫面為激烈打斗的漫威視頻。計(jì)系統(tǒng)開始運(yùn)行為t=0 時(shí)刻，分別取t={5、10、15、20、25}min 的狀態(tài)，計(jì)算其平均值，結(jié)果如表3 所示。

表3 功耗測(cè)試及SDK 在線測(cè)試

由表3 可知，采用AVS 后，CPU 頻率平均在550～590 MHz，相比無(wú)AVS 時(shí)恒定的600 MHz 降幅約為2%～8%；無(wú)AVS 時(shí)，5 V 供電情況下電流約為0.45 A，功耗約為2.5 W，采用AVS 后，CPU_DDR_VDD_Core 的功耗在200～220 mW，MEDIA_Core 功耗500～520 mW，整體功耗在2.1～2.3 W，降幅約為8%～16%。

4.2 圖像質(zhì)量測(cè)試

圖像質(zhì)量測(cè)試指標(biāo)采用PSNR（峰值信噪比），對(duì)H.264編碼壓縮后進(jìn)行RS422 傳輸?shù)囊曨l進(jìn)行質(zhì)量評(píng)價(jià)。

基于4.1 中的測(cè)試環(huán)境和條件，使用軟件VQMT 計(jì)算YUV 格式文件的PSNR 值，得到的7 500 幀（25 f/s，300 s）圖像的PSNR 值，并求出平均值，如表4 所示。

表4 多種分辨率的PSNR 測(cè)試

分析表4 可知，本系統(tǒng)工作在常見(jiàn)的4 種分辨率下的PSNR 都處于36～37 dB 區(qū)間，客觀表明本采集系統(tǒng)圖像質(zhì)量良好。PSNR 值大于28 dB 時(shí)，圖像質(zhì)量無(wú)明顯差異，處于35 dB～40 dB 區(qū)間時(shí)，人眼已分辨不出圖像之間的差異[16]。

5 結(jié)論

本設(shè)計(jì)采用低功耗AR0230CS 圖像傳感器作為圖像采集前端、低功耗架構(gòu)的國(guó)產(chǎn)Hi3516D 芯片作為主制、高效率的電源模塊，在硬件和軟件的設(shè)計(jì)中都采用了AVS 技術(shù)，設(shè)計(jì)了一套高性能圖像采集系統(tǒng)，一定程度上降低了功耗，滿足設(shè)計(jì)要求。