徐 勇，祁鵬赫，黃 苒，趙博華*，劉夢新

(1.中國科學(xué)院大學(xué)，北京 100049；2.中國科學(xué)院 微電子研究所，北京 100029；3.中國科學(xué)院 硅器件技術(shù)重點實驗室，北京 100029)

1 引 言

作為獲取信息的主要途徑，顯示領(lǐng)域得到了人們廣泛的關(guān)注。微顯示領(lǐng)域作為顯示領(lǐng)域其中的一個大的分支，特別是硅基OLED微顯示器件，具有快速的光學(xué)響應(yīng)時間(微秒級)、高對比度、低功耗、寬視角、主動發(fā)光、發(fā)光效率高等優(yōu)點[1]，因此特別適合應(yīng)用于虛擬現(xiàn)實(VR)和增強現(xiàn)實(AR)等近眼顯示。像素陣列可以通過標(biāo)準(zhǔn)的CMOS工藝在單晶硅襯底上實現(xiàn)，與多晶硅(p-Si)或者非晶硅(a-Si)襯底技術(shù)相比，它能夠?qū)崿F(xiàn)更高的像素密度(PPI)[2]。同時，基于CMOS工藝可以把外圍驅(qū)動電路、時序控制器和DC-DC轉(zhuǎn)換器等集成到一個芯片上[3-4]。

目前微顯示像素單元的尺寸都小于10 μm×10 μm，而OLED器件的發(fā)光電流與顯示面積成正比[5]，因此OLED器件的工作電流非常小，通常只有幾十pA到幾十nA，所以很難實現(xiàn)精確控制像素電流。如果控制驅(qū)動晶體管工作在飽和區(qū)，為了實現(xiàn)小電流驅(qū)動，需要驅(qū)動晶體管的寬長比很小，即溝道長度L很大，這不符合高分辨率需要的小像素面積要求。傳統(tǒng)的解決方案是使驅(qū)動晶體管工作在亞閾值區(qū)域[6]，驅(qū)動晶體管的溝道長度L可以被縮小到常規(guī)尺寸，但是工作在亞閾值區(qū)域的驅(qū)動晶體管的電流容易受到閾值電壓的變化影響，導(dǎo)致像素發(fā)光均勻性變差，雖然文獻(xiàn)[7-8]通過對閾值電壓采樣解決了閾值電壓失配問題，但是這種驅(qū)動方案時序比較復(fù)雜、增加了功耗同時增加了像素電路的面積。

由于模擬結(jié)構(gòu)的像素單元需要保持電容，因此像素尺寸很難繼續(xù)微小化，為此數(shù)字驅(qū)動的方式得到了采用[9]。數(shù)字驅(qū)動控制灰階一般使用脈沖寬度調(diào)制(PWM)或脈沖密度調(diào)制(PDM)[10]?；跀?shù)字驅(qū)動方法主要有3個優(yōu)點：第一，數(shù)字驅(qū)動電路比較簡單，因為列驅(qū)動電路使用移位寄存器而不使用DAC[11]；第二，數(shù)字像素驅(qū)動電路一般采用PWM方法，通過控制占空比的大小來控制像素單元發(fā)光時間，大部分MOS管作為開關(guān)工作，對MOS管的尺寸要求較小，像素單元面積可以做到更??；第三，數(shù)字驅(qū)動的像素電路只有“0”和“1”兩種狀態(tài)，能實現(xiàn)更高的對比度。

本文詳細(xì)分析了開關(guān)管尺寸對6T SRAM結(jié)構(gòu)像素電路數(shù)據(jù)寫入的影響，通過理論計算和仿真確定了數(shù)據(jù)正常寫入需要的合適開關(guān)管尺寸。在此基礎(chǔ)上，本文還提出了一種新型數(shù)字型硅基OLED像素電路，在實現(xiàn)相同功能的情況下比傳統(tǒng)的基于SRAM結(jié)構(gòu)像素電路少一個MOS管，并且開關(guān)管可以使用工藝最小尺寸，從而減小了像素電路單元面積，更滿足微顯示芯片高分辨率、高PPI的要求。

2 數(shù)字驅(qū)動的硅基OLED像素電路結(jié)構(gòu)及其仿真分析

2.1 傳統(tǒng)的SRAM結(jié)構(gòu)像素電路及其工作原理

傳統(tǒng)的SRAM結(jié)構(gòu)像素電路如圖1所示，其中T2、T4、T6為PMOS，T1、T3、T5為NMOS，OLED為發(fā)光單元。T1管作為開關(guān)管，其柵極接行掃描信號SCAN，漏端或源端接數(shù)據(jù)輸入信號VDATA；T2、T3、T4、T5構(gòu)成鎖存結(jié)構(gòu)，作用是在當(dāng)開關(guān)管關(guān)閉時，把電路原來的狀態(tài)鎖存起來；T6管是驅(qū)動管，當(dāng)T6的柵端是低電平時，驅(qū)動管打開，驅(qū)動電流流過OLED，使發(fā)光單元發(fā)光；OLED陽極接驅(qū)動管的漏級，陰極接像素單元的共陰極VCOM。

圖1 SRAM結(jié)構(gòu)像素電路圖Fig.1 Diagram of SRAM structure pixel circuit

圖2所示為SRAM結(jié)構(gòu)像素電路工作時序圖，分為寫“1”階段和寫“0”階段。IT6為流過OLED的電流。

圖2 SRAM結(jié)構(gòu)像素電路時序圖Fig.2 Sequence diagram of SRAM structure pixel circuit

(1)寫“1”階段

VDATA為高電平，SCAN信號為高電平。T1、T3、T4、T6處于開啟狀態(tài)，T2、T5處于關(guān)閉狀態(tài)。因為NMOS作為開關(guān)管時傳輸高電平存在閾值損失，即A點電壓在T1管開啟的一瞬間小于VDD，但是在經(jīng)過反相器傳輸后上升到VDD。此時B點的電壓為低電平，驅(qū)動管T6打開，C點的電壓為高電平，OLED發(fā)光。

VDATA為高電平，SCAN為低電平。T1管關(guān)閉，但是此時電路通過SRAM結(jié)構(gòu)把“1”這個狀態(tài)存儲在電路中，使得A點電壓仍為高電平，B點電壓為低電平，驅(qū)動管T6打開，C點的電壓為高電平，OLED發(fā)光。

(2)寫“0”階段

VDATA為低電平，SCAN為高電平。T1、T2、T5處于開啟狀態(tài)，T3、T4、T6處于關(guān)閉狀態(tài)。A點的電壓為低電平，B點的電平為高電平，驅(qū)動管T6關(guān)閉，C點的電壓為0，OLED不發(fā)光。

VDATA為低電平，SCAN為低電平。T1管關(guān)閉，同理SRAM結(jié)構(gòu)把“0”這個狀態(tài)存儲在電路中，使得A點電壓為低電平，B點電壓為高電平，驅(qū)動管T6關(guān)閉，C點的電壓為0，OLED不發(fā)光。

下面分析像素電路在正常工作時對開關(guān)管T1尺寸的要求。

當(dāng)VDATA=0 V、SCAN=5 V時，T2、T5導(dǎo)通，T3、T4關(guān)閉，T2和T5工作在線性區(qū)(|VGS-VTH|>|VDS|)。

當(dāng)VDATA=5 V、SCAN=5 V時，T3、T4導(dǎo)通，T2、T5關(guān)閉，T3和T4也工作在線性區(qū)(|VGS-VTH|>|VDS|)。

I.當(dāng)電路狀態(tài)從低電平“0”變成高電平“1”時，開關(guān)管T1處于飽和區(qū)(VGS-VTH

(1)

電流流向為VDD-T1-T5-GND，為了使電路能夠正常工作，需要滿足:

VT5D>VIH，

(2)

其中:VT5D為T5管的漏端電壓，VIH為反相器可接受的高電壓點，由圖3可知該值為2.278 V。由于電路中是SRAM結(jié)構(gòu)而不是單一的一個反相器，且SRAM結(jié)構(gòu)內(nèi)部存在一個正反饋，所以輸入即使小于VIH也可使數(shù)據(jù)正常寫入，由圖4可以看出當(dāng)輸入大于兩條曲線的交點即VM點就可滿足要求(VA>VM=1.945 V)。

圖3 反相器的電壓增益Fig.3 Voltage gain of inverter

圖4 SRAM的電壓傳輸特性Fig.4 Voltage transmission characteristics of SRAM

此時T5管處于線性區(qū)，流過T5管的電流為：

(3)

其中：VGS5為T5管的柵源電壓，VDS=VA。

由式(1)=式(3)可得：

(4)

實際電路仿真發(fā)現(xiàn)，由于電路在寫“1”的瞬間還會有小電流流經(jīng)T5管，電流路徑是VDD-T4-T5，導(dǎo)致I5>I1，所以實際電路中T1管的W/L還要更小一點，把T1管的W設(shè)為變量，輸出A點的電壓值，仿真時間設(shè)為10 μs，電路仿真圖如圖5所示?？梢园l(fā)現(xiàn)當(dāng)W<540 nm時，由于此時VA

圖5 不同T1管W值時A點的電壓Fig.5 VA with different W value of T1 transistor

II.當(dāng)電路狀態(tài)從高電平“1”變成低電平“0”時，開關(guān)管T1處于線性區(qū)(VGS-VTH>VDS)，流過T1的電流為

(5)

電流流向為VDD-T4-T1-GND，為了使電路能夠正常工作，需要滿足:

VT4D

(6)

其中:VT4D為T4管的漏端電壓，VIL為反相器可接受的低電壓點，由圖3可知該值為1.361 V。同理由圖4得知此時第一個反相器的輸入應(yīng)小于1.945 V，即VA<1.945 V。

此時，T4管處于線性區(qū)，流過T4管的電流為:

(7)

由式(5)=式(7)可得：

(8)

綜合Ⅰ和Ⅱ可得，為了使電路正常工作，在最小反相器尺寸下，開關(guān)管T1的尺寸需要大于等于540 nm/600 nm。

圖6所示為6T SRAM結(jié)構(gòu)像素電路的版圖。是基于SMIC 0.18 μm CMOS工藝的5 V高壓器件制作的。每個像素電路的面積為4.3 μm×4.3 μm。

圖6 6T SRAM結(jié)構(gòu)像素電路版圖Fig.6 Pixel circuit layout of 6T SRAM structure

2.2 新型像素電路及其工作原理

新型像素電路結(jié)構(gòu)如圖7所示，其中T1、T3、T5為NMOS，T2、T4為PMOS，OLED為發(fā)光單元。T1和T5作為開關(guān)管，T2和T3構(gòu)成反相器，T4作為驅(qū)動管。A點是T1的源端、T5的漏端以及反相器的輸入端，B點是反相器的輸出端和T4的柵端，C點是T4的漏端、T5的源端以及OLED的陽極。T1的柵端接SCAN1，漏端接數(shù)據(jù)信號VDATA，T5的柵端接SCAN2，且SCAN1和SCAN2的電平是相反的。

圖7 新型像素電路圖Fig.7 Novel pixel circuit diagram

圖8所示是新型像素電路工作時序圖，下面將對圖7所示新型像素電路的工作過程進行詳細(xì)描述。IT4代表流過OLED的電流。

圖8 新型像素電路時序圖Fig.8 Sequence diagram of novel pixel circuit

當(dāng)VDATA和SCAN1處于高電平“1”，SCAN2處于低電平“0”時，開關(guān)管T1打開。由于N管傳輸高電平“1”存在閾值損失，所以此時A點為高電平，電壓略低于VDD，反相器輸出端B點為低電平，則驅(qū)動管T4工作在線性區(qū)為OLED提供發(fā)光電流，C點為高電平。此時開關(guān)管T5關(guān)閉，不影響電路工作狀態(tài)。SCAN1為低電平“0”，SCAN2為高電平“1”時，開關(guān)管T1關(guān)閉，T5打開，C點的高電平傳輸至A點，A點也為高電平，A點的高電平被維持。

當(dāng)VDATA和SCAN2處于低電平“0”，SCAN1處于高電平“1”時，開關(guān)管T1打開，低電平被傳輸?shù)椒聪嗥鬏斎階點，反相器的輸出和驅(qū)動管T4的柵端B點為高電平，T4管處于截止區(qū)，C點電壓為低電平，OLED不發(fā)光。SCAN1為低電平“0”，SCAN2為高電平“1”時，開關(guān)管T1關(guān)閉，T5打開，C點的低電平傳輸至A點，A點也為低電平，A點的低電平被維持。

反相器和開關(guān)管T5相當(dāng)于利用OLED在發(fā)光時陽極的高電平和在不發(fā)光時陽極的低電平，對開關(guān)管T1傳輸點A點的電壓提供反饋，代替6T電路中首尾環(huán)形相連的兩級反相器構(gòu)成的雙穩(wěn)態(tài)電路對數(shù)據(jù)進行鎖存，使OLED在發(fā)光階段流過的電流是恒定的。

由于電路在開關(guān)管T5打開時把C點的電壓直接傳輸?shù)紸點，環(huán)路是斷開的，使得A點的電壓很容易就滿足反相器的VIH或VIL要求，所以開關(guān)管T1可以使用最小尺寸(300 nm/600 nm)，這進一步縮小了像素電路的面積。圖9為新型像素電路中T1管不同W值時A點的電壓仿真結(jié)果圖，由仿真圖可以看出新型像素電路正常寫入不受開關(guān)管尺寸的影響。

圖9 T1管不同W值時A點的電壓Fig.9 VA with different W value of T1 transistor

圖10所示為該電路的版圖。每個像素電路的面積為3.91 μm×3.91 μm。

圖10 新型像素電路版圖Fig.10 Novel pixel circuit layout

表1是5T結(jié)構(gòu)像素電路和6T SRAM結(jié)構(gòu)像素電路對比的結(jié)果。從表中可以看出5T結(jié)構(gòu)像素電路性能更優(yōu)。

表1 兩種像素電路對比Tab.1 Comparison of two pixel circuits

3 結(jié) 論

本文介紹了6T SRAM結(jié)構(gòu)像素電路和新型5T結(jié)構(gòu)像素電路的工作過程，詳細(xì)分析了開關(guān)管尺寸對數(shù)據(jù)正常寫入的影響。同時基于SMIC 0.18 μm 混合信號 1.8 V/5 V工藝，對兩種結(jié)構(gòu)的像素電路進行了仿真驗證和版圖繪制。結(jié)果表明，6T SRAM結(jié)構(gòu)像素電路為完成正常的數(shù)據(jù)寫入對開關(guān)管有最小寬長比要求，電路仿真時開關(guān)管的尺寸需要大于等于540 nm/600 nm，而新型的5T結(jié)構(gòu)像素電路中的開關(guān)管可以是工藝最小尺寸，且版圖面積較小，僅為6T SRAM結(jié)構(gòu)像素電路的82.7%，因此其更適合應(yīng)用于高PPI的微顯示芯片中。