林佳輝,蔣 湘
(1.武漢郵電科學(xué)研究院,武漢 430074; 2.烽火通信科技股份有限公司,武漢 430073)
跨阻放大器(Transimpedance Amplifier ,TIA)作為光接收機(jī)的核心模塊,主要應(yīng)用于光纖數(shù)據(jù)接收器的前端。連接光電二極管大電容對TIA的帶寬和噪聲性能影響嚴(yán)重。如果噪聲過大,光接收機(jī)輸出的眼圖會出現(xiàn)畸變,這將導(dǎo)致后面的判決電路不能準(zhǔn)確判斷電平。而帶寬不夠則會導(dǎo)致碼間減幅振蕩加重。因此設(shè)計(jì)低噪聲高增益帶寬的TIA尤為重要。共基極結(jié)構(gòu)[1]有較大帶寬但噪聲較大;交叉耦合結(jié)構(gòu)[2]雖具有良好的噪聲性能,但功耗較大。所以需要綜合考慮設(shè)計(jì)指標(biāo)與電路結(jié)構(gòu)來設(shè)計(jì)整體電路才能實(shí)現(xiàn)較好性能。但晶體管溝道變小使刻畫噪聲、帶寬、增益和功耗等性能指標(biāo)的數(shù)學(xué)模型越來越困難。傳統(tǒng)平方律模型的限制主要是它無法解決二階效應(yīng)[3](即溝道長度調(diào)制和漏極引起的勢壘降低),這導(dǎo)致設(shè)計(jì)人員對不同電路參數(shù)失去了直觀的了解。隨著晶體管長度減小到納米級尺寸,研究這些二階效應(yīng)變得更加重要。因此,必須使用其他方法來刻畫納米級晶體管模型。而gm/Id方法則將各個(gè)性能指標(biāo)折中考慮,實(shí)現(xiàn)了電路整體性能的優(yōu)化。
文章使用gm/Id方法來設(shè)計(jì)基于反相器結(jié)構(gòu)的TIA電路。首先用該方法建立晶體管不同性能參數(shù)與晶體管尺寸的關(guān)系,然后分析晶體管性能參數(shù)與電路所需指標(biāo)之間的關(guān)系,最后確定晶體管尺寸以達(dá)到所需指標(biāo)。
gm為晶體管跨導(dǎo),Id為晶體管漏端電流,gm/Id即為晶體管跨導(dǎo)與漏端電流的比值,其表示單位電流的跨導(dǎo)轉(zhuǎn)換效率,其將直流工作電流、跨導(dǎo)和特征頻率等變量與電路的帶寬、增益和功耗等性能參數(shù)聯(lián)系了起來。使用gm/Id方法的主要優(yōu)點(diǎn)是能夠用一個(gè)統(tǒng)一的模型刻畫一個(gè)晶體管在各個(gè)區(qū)域的參數(shù)[1]。正是由于gm/Id方法是從強(qiáng)反型區(qū)到弱反型區(qū)的強(qiáng)大系統(tǒng)設(shè)計(jì)方法,才成為優(yōu)化晶體管尺寸的理想工具。gm/Id方法主要是通過生成查找表來確定晶體管的準(zhǔn)確尺寸,該查找表描述了不同參數(shù)(例如,特征頻率fT、電流密度Id/W和晶體管的本征電容)與gm/Id之間的關(guān)系。與平方律模型方程相比,查找表是由代工廠提供的技術(shù)材料模型生成的表格,該模型與二階效應(yīng)密切相關(guān)。因此主要的問題不是分析描述電路的方程式,而是用模型來建立晶體管尺寸和電路參數(shù)間的關(guān)系。通過沿3個(gè)維度(即N型金屬-氧化物-半導(dǎo)體(N-Metal-Oxide-Semiconductor,NMOS)管漏端與源端電壓VDS、柵端與源端電壓VGS和晶體管長度L)掃描可以將所有相關(guān)參數(shù)制成表格一次生成查找表。這些表的優(yōu)點(diǎn)是避免了在仿真程序上進(jìn)行多次迭代來找到所需設(shè)計(jì)的最佳點(diǎn)。
gm/Id值與過驅(qū)動電壓Vov的關(guān)系如圖1所示。較高的gm/Id值表示弱反轉(zhuǎn)區(qū),gm/Id值為12~20 S/A時(shí)表示中等反轉(zhuǎn)區(qū)[4],而較低gm/Id值表示強(qiáng)反轉(zhuǎn)區(qū)。圖2所示為gm/Id值與晶體管特征頻率fT關(guān)系。圖3所示為不同密度下電流密度Id/W與gm/Id的關(guān)系。由圖1~3可知,偏置在弱反轉(zhuǎn)區(qū)的晶體管表現(xiàn)出低功耗、高增益和大電壓擺幅的特點(diǎn),但速度較低且尺寸較大。相反,當(dāng)在強(qiáng)反轉(zhuǎn)區(qū)時(shí),晶體管具有較高的速度、較小的尺寸、較小的電壓擺幅和較低的增益。這可以換個(gè)角度理解,在弱反轉(zhuǎn)區(qū)的較高gm/Id值下,晶體管具有較高的跨導(dǎo)gm和較高的本征電阻,從而導(dǎo)致了較高的增益。同時(shí)由圖3可知,較高gm/Id值會導(dǎo)致較低的Id/W,因此獲得一定的漏極電流Id值就需要較寬的晶體管,而較大的晶體管尺寸會導(dǎo)致較高電容和較低速度[5]。
圖1 NMOS晶體管gm/Id與Vov關(guān)系曲線(L=0.13,…,1.00 μm)
圖2 NMOS晶體管gm/Id與fT關(guān)系曲線(L=0.13,…,1.00 μm)
圖3 NMOS晶體管gm/Id與電流密度Id/W關(guān)系曲線(L=0.13,…,1.00 μm)
本節(jié)將用gm/Id方法進(jìn)行TIA設(shè)計(jì)。本文設(shè)計(jì)的2.5 Gbit/s TIA結(jié)構(gòu)如圖4所示。圖中,電阻Rf形成并聯(lián)電流負(fù)反饋,減小了輸入輸出電阻,提高了TIA的增益和帶寬,降低了TIA噪聲,同時(shí)還提供了一個(gè)穩(wěn)定的偏置電流;反饋電容Cf對TIA進(jìn)行了頻率補(bǔ)償,使系統(tǒng)更加穩(wěn)定。
圖4 TIA整體結(jié)構(gòu)圖
支流增益RDC、-3 dB帶寬f-3 dB和增益帶寬積GBW分別計(jì)算如下:
式中:A0為放大器電壓增益;Cin為光電二極管寄生電容;Cpad為綁定線電容;Cf為圖4中的反饋電容;Cpara為輸入端MOS管寄生電容;A(f)為頻率為f時(shí)的增益。
本文為了更加精確地模擬光電二極管的模型,取Cin=250 fF,Cpad=200 fF。
電路設(shè)計(jì)往往是由top到down的過程,本節(jié)將結(jié)合圖4所示的整體模型采用gm/Id方法對電壓放大器內(nèi)部晶體管結(jié)構(gòu)進(jìn)行設(shè)計(jì),具體電路圖如圖5所示。
圖5 電壓放大器內(nèi)部單元圖
2.2.1 線性與穩(wěn)定性
如圖1所示,不同的gm/Id對應(yīng)著不同的過驅(qū)動電壓Vov,對于二管連接的共源結(jié)構(gòu),當(dāng)過驅(qū)動電壓相等時(shí),輸出近似線性。所以這里為了提高線性度,所有晶體管的gm/Id取相同的值。由圖5可知,每一級D管的電容為Cgs,電阻為1/gm, 所以每一級的極點(diǎn)為
(4)
式中:p為主極點(diǎn);gmD為D管跨導(dǎo);CgsD為D管柵端和源端之間的寄生電容;下標(biāo)D為圖5所示的D管。高階極點(diǎn)主要由負(fù)載晶體管決定,為了讓系統(tǒng)穩(wěn)定,每一級的極點(diǎn)應(yīng)被遠(yuǎn)遠(yuǎn)分隔開。
2.2.2 增益帶寬積
計(jì)算增益帶寬積的公式為
(5)
式中,gmN、gmP和gmD分別為圖5中N、P和D管對應(yīng)的跨導(dǎo)。
要實(shí)現(xiàn)大的增益,gmD應(yīng)該小。但為了保證穩(wěn)定性,最小的gmD受到限制,所以這里存在一個(gè)折中,但GBW可通過增大gmN+gmP來增大,因此流過負(fù)載晶體管D管的電流最小。
2.2.3 噪聲
對圖5所示電路進(jìn)行噪聲分析,可知電路的輸入等效電壓噪聲為
(6)
式中:k為波耳茲曼常數(shù);T為熱力學(xué)溫度。由式(6)可知,第一級增益需要設(shè)置為最大。
2.2.4 功耗與速度
gm/Id為功耗的轉(zhuǎn)化效率[4],而速度與功耗往往是相對立的,出于對兩者的綜合考慮,再結(jié)合圖1的轉(zhuǎn)移速率,可以得到N管與P管的gm/Id值,同時(shí)為了讓速度盡量最大化,這里的晶體管長度均取最小值0.13 μm,gm/Id值均取8 S/A。
分配電流與仿真電流如表1所示。在gm/Id已知的情況下,只需要確定每個(gè)支路電流就可以得到晶體管寬度。由gm/Id方法得到的器件尺寸如表2所示。
表1 分配電流與仿真電流
表2 由gm/Id方法得到的器件尺寸
圖6所示為輸出端幅頻特性曲線,由圖可知,低頻增益為59.72 dB,-3 dB帶寬為3.445 GHz,這個(gè)帶寬能較好地滿足2.5 Gbit/s速率的信號傳輸,幅頻特性曲線比較平滑,相位裕度滿足要求。
圖6 輸出端幅頻特性曲線
圖7所示為噪聲頻譜圖,由圖可知,在2.5 GHz處噪聲較低,此時(shí)輸入等效噪聲電流密度為6.209×10-3nA/sqrt/Hz體現(xiàn)了gm/Id方法對TIA噪聲性能優(yōu)化效果好,有利于高速信號的傳輸。
圖7 噪聲頻譜圖
圖8所示為測試眼圖,由圖可知,眼圖張角較大,且還是單眼皮,當(dāng)輸入電流為100 μA時(shí),電路的峰值數(shù)據(jù)抖動約為64.92 ps,輸出擺幅為81.1 mV。電路的峰值數(shù)據(jù)抖動較小說明噪聲性能良好,碼間減幅振蕩小說明帶寬對于2.5 Gbit/s的信號夠用。由圖可知,gm/Id方法能夠很好地優(yōu)化電路的性能。
圖8 測試眼圖(Iin=100 μA)
將近年相似成果與本文結(jié)果進(jìn)行對比,如表3所示。由表可知,本文設(shè)計(jì)的TIA具有低功耗、寬帶寬和低輸入噪聲電流的特點(diǎn)。
表3 近年相似成果對比
本文采用所提gm/Id方法對2.5 Gbit/s TIA設(shè)計(jì)進(jìn)行了優(yōu)化,所設(shè)計(jì)的TIA在功耗、帶寬和輸入噪聲等性能方面均具有一定優(yōu)勢。這也驗(yàn)證了該方法對于電路重要性能指標(biāo)實(shí)現(xiàn)的高效性。本文所提方法不僅適用于TIA電路的設(shè)計(jì),對其他電路也同樣適用?,F(xiàn)今的工藝尺寸越來越小,該方法對深亞微米工藝的電路設(shè)計(jì)也具有極其重大的意義。