唐 威，馬姍姍，穆新華，王江濤

(西安郵電大學(xué) 電子工程學(xué)院，陜西 西安 710121)

低壓差穩(wěn)壓器(Low Dropout Regulator,LDO)能夠?yàn)殡娮釉O(shè)備提供穩(wěn)定的直流電壓電源。由于其能夠在更小輸出輸入電壓差的條件下工作，已經(jīng)被廣泛應(yīng)用于手機(jī)、圖像傳感器以及無(wú)線網(wǎng)絡(luò)等領(lǐng)域。LDO的核心模塊是基準(zhǔn)電壓源(基準(zhǔn)源)。產(chǎn)生電壓基準(zhǔn)的目的就是建立一個(gè)與電源電壓和工藝無(wú)關(guān)、具有確定溫度特性的直流電壓?；鶞?zhǔn)源是模擬集成電路中重要的組成模塊之一，其能夠輸出一個(gè)穩(wěn)定的、不受外界參數(shù)變化影響的電源電壓[1]。帶隙基準(zhǔn)源工藝簡(jiǎn)單，常用的基準(zhǔn)源分為有運(yùn)放(運(yùn)算放大器)帶隙基準(zhǔn)源和無(wú)運(yùn)放帶隙基準(zhǔn)源兩種類型。相比于有運(yùn)放的帶隙基準(zhǔn)源，無(wú)運(yùn)放帶隙基準(zhǔn)源結(jié)構(gòu)可以節(jié)約芯片面積，減小成本，應(yīng)用的范圍較廣泛。

電源抑制比(Power Supply Rejection Ratio,PSRR)、溫度系數(shù)和啟動(dòng)時(shí)間是基準(zhǔn)源設(shè)計(jì)的三項(xiàng)重要指標(biāo)。為了避免電源噪聲影響輸出，基準(zhǔn)源需要具有較高的PSRR。溫度系數(shù)衡量物理材料屬性隨溫度變化的情況。隨著溫度的變化，具有較高溫度系數(shù)基準(zhǔn)源的輸出電壓的穩(wěn)定性較差。啟動(dòng)時(shí)間反映電路對(duì)系統(tǒng)上電的反應(yīng)速度，若LDO的上電時(shí)間過長(zhǎng)，會(huì)造成延時(shí)增大，時(shí)序緊張，從而影響系統(tǒng)的正常工作。

為此，文獻(xiàn)[2]提出了一種帶有曲率補(bǔ)償?shù)牡凸幕鶞?zhǔn)電壓源電路，采用高階曲率補(bǔ)償技術(shù)降低溫度系數(shù)。文獻(xiàn)[3]設(shè)計(jì)了電源抑制比增強(qiáng)電路以提高PSRR。但是，文獻(xiàn)[2]和文獻(xiàn)[3]均采用帶有運(yùn)算放大器的基準(zhǔn)源，結(jié)構(gòu)比較復(fù)雜。文獻(xiàn)[4]采用負(fù)反饋補(bǔ)償網(wǎng)絡(luò)增強(qiáng)電源抑制比，但是，在低頻條件下該基準(zhǔn)源的PSRR較低，溫度系數(shù)較高，導(dǎo)致基準(zhǔn)源電壓容易收到干擾，不夠穩(wěn)定。

為了滿足手持電子設(shè)備的需求，本文擬設(shè)計(jì)一種無(wú)運(yùn)放的帶隙基準(zhǔn)源，在經(jīng)典的無(wú)運(yùn)放帶隙基準(zhǔn)源結(jié)構(gòu)上引入負(fù)反饋回路，以降低基準(zhǔn)電壓受電源噪聲影響，維持基準(zhǔn)電壓的穩(wěn)定，從而使得基準(zhǔn)源具有較高的PSRR和較低的溫度系數(shù)。設(shè)計(jì)快速啟動(dòng)電路，在電源上電時(shí)通過開關(guān)管快速導(dǎo)通以拉高基準(zhǔn)電壓，以加速帶隙基準(zhǔn)源的啟動(dòng)過程。

1 典型的無(wú)運(yùn)放帶隙基準(zhǔn)源

帶隙基準(zhǔn)源利用兩個(gè)分別為正、負(fù)溫度系數(shù)的電壓相互補(bǔ)償?shù)玫疆a(chǎn)生基準(zhǔn)電壓。典型的無(wú)運(yùn)放帶隙基準(zhǔn)源結(jié)構(gòu)示意圖如圖1所示。圖中，VIN為輸入電壓，VREF表示基準(zhǔn)電壓，P1、P2和P3分別為P型晶體管，N1和N2分別為N型晶體管，Q1、Q2和Q3分別為雙極型晶體管，R1、R2分別為電阻。P1、P2和P3的寬長(zhǎng)比相等，N1和N2的寬長(zhǎng)比相等。采用電流鏡結(jié)構(gòu)使得A、B兩點(diǎn)電壓相等。圖1中的P1、P2、N1、N2、Q1、Q2和R1組成一個(gè)與絕對(duì)溫度成正比(Proportional to Absolute Temperature,PTAT)的電流產(chǎn)生電路。

圖1 典型的無(wú)運(yùn)放帶隙基準(zhǔn)源結(jié)構(gòu)

雙極型晶體管基極-發(fā)射極電壓VBE的計(jì)算表達(dá)式為

(1)

其中：IS表示雙極晶體管的反向飽和電流；IC表示流過雙極型晶體管的電流；VT表示熱電壓。

VBE為具有負(fù)溫度系數(shù)的電壓，兩個(gè)雙極型晶體管的VBE差值ΔVBE=VBE1-VBE2為具有正溫度系數(shù)的電壓，將這兩個(gè)電壓通過一定的權(quán)重相加就可以得到與溫度無(wú)關(guān)的基準(zhǔn)電壓[1]。圖1中，雙極型晶體管Q1的基極-發(fā)射極電壓VBE1等于Q2的基極-發(fā)射極電壓VBE2與R1上的壓降之和[1,5-6]，可得關(guān)系式

ΔVBE=VBE1-VBE2=VTlnn

(2)

其中，n表示電路中使用雙極型晶體管Q2的個(gè)數(shù)。

流過R1的電流的計(jì)算表達(dá)式[7]為

(3)

P1、P2和P3互為電流鏡結(jié)構(gòu)，流過P3支路的電流等于P1支路的電流，由此可得基準(zhǔn)源電壓的計(jì)算表達(dá)式為

(4)

其中，VBE3表示雙極型晶體管Q3的基極-發(fā)射極電壓。

由于VBE3具有負(fù)溫度系數(shù)，VT具有正溫度系數(shù)，由此可以選擇合適的n、R1、R2的值就可以得到與溫度幾乎無(wú)關(guān)的基準(zhǔn)源電壓[8-9]。

2 電路設(shè)計(jì)

電路設(shè)計(jì)包括無(wú)運(yùn)放帶隙基準(zhǔn)源設(shè)計(jì)和快速啟動(dòng)電路設(shè)計(jì)兩個(gè)部分。

2.1 無(wú)運(yùn)放帶隙基準(zhǔn)源

設(shè)計(jì)的無(wú)運(yùn)放帶隙基準(zhǔn)源電路包括產(chǎn)生基準(zhǔn)電壓的核心電路和負(fù)反饋回路[10-11]，其結(jié)構(gòu)示意圖如圖2所示。圖中，Pi(i=1,2,…,9)為P型晶體管，Ni(i=1,2,…,6)為N型晶體管，Bias1和Bias2為偏置信號(hào)，EN為使能信號(hào)。

設(shè)計(jì)的帶隙基準(zhǔn)源電壓由正溫度系數(shù)電壓ΔVBE與雙極型晶體管的負(fù)溫度系數(shù)電壓VBE相互抵消產(chǎn)生[12-13]。電路中Q2的個(gè)數(shù)為Q3的8倍，P4、N3和N4組成電流源，P7和P8為電流鏡結(jié)構(gòu)，P6為使能控制的開關(guān)管，P9的漏端與N4的漏端相連，P9漏端電流經(jīng)N4流向地，R6、R7、P7、P8、N5、N6、Q2、Q3、R9和R10構(gòu)成基準(zhǔn)電壓的核心電路，Q3、N6、P9、N3、P5和R4構(gòu)成負(fù)反饋回路。

圖2 無(wú)運(yùn)放的帶隙基準(zhǔn)源結(jié)構(gòu)

圖2中，Q3基極-發(fā)射極電壓VBE3等于Q2基極-發(fā)射極電壓VBE2與R9上的壓降之和，其關(guān)系表達(dá)式為

R9I=VBE3-VBE2=VTln8

(5)

即

(6)

其中，I9表示流過R9的電流。

輸出基準(zhǔn)源電壓的計(jì)算表達(dá)式為

(7)

其中：P8為P7的復(fù)制電流；2I9為流過R10的電流。

在電路中，引入了負(fù)反饋機(jī)制使基準(zhǔn)電壓維持穩(wěn)定。當(dāng)基準(zhǔn)電壓VREF升高時(shí)，則雙極型晶體管Q3的集電極電壓會(huì)受影響而降低，晶體管N6漏端的電壓也會(huì)隨之降低，使得晶體管P9的漏端電壓升高，N3的漏端電壓隨著升高，從而導(dǎo)致P5的柵端電壓升高，P5的漏端電壓降低，使得基準(zhǔn)電壓VREF降低，維持了基準(zhǔn)電壓的穩(wěn)定。

無(wú)負(fù)反饋機(jī)制時(shí)，電源電壓的波動(dòng)通過P5支路影響基準(zhǔn)電壓的變化，基準(zhǔn)電壓和電源電壓的關(guān)系可以表示為

(8)

其中，rOP5表示晶體管P5的輸出阻抗。

式(8)兩邊對(duì)VIN求偏導(dǎo)得到

(9)

當(dāng)引入負(fù)反饋機(jī)制后，可以將Q3和N6以及P9和N3看作兩對(duì)共源共柵放大，將其增益分別記為A1和A2。偏置電壓主要由自偏置共源共柵結(jié)構(gòu)的偏置產(chǎn)生，可以忽略偏置電壓對(duì)基準(zhǔn)的影響，從而得到A1和A2的計(jì)算表達(dá)式分別為

A1=-gmQ3(rOP8+R8)

(10)

A2=-gmP9rOP4

(11)

其中：gmQ3、gmP9分別表示Q3、P9的跨導(dǎo)；rOP8、rOP4分別表示P8、P4的跨導(dǎo)。

根據(jù)負(fù)反饋回路可以得到

(VIN-VREFA1A2)gmP5R5=VREF

(12)

即

(13)

其中，gmP5表示P5的跨導(dǎo)。

式(13)兩邊對(duì)VIN求偏導(dǎo)得到

(14)

通常在設(shè)計(jì)中，電路的增益A1和A2均較大，使得A1和A2的乘積較大，使得式(14)的計(jì)算值遠(yuǎn)小于式(9)的計(jì)算值，導(dǎo)致增加負(fù)反饋回路后基準(zhǔn)電壓受電源電壓的影響變小。

2.2 快速啟動(dòng)電路

圖2中，基準(zhǔn)啟動(dòng)是通過先建立偏置電流，由N3、N4下拉電流源拉低柵壓將P5導(dǎo)通給R4、R5進(jìn)行充電，達(dá)到啟動(dòng)的目的，其啟動(dòng)時(shí)間較長(zhǎng)。為了更快速、穩(wěn)定地啟動(dòng)基準(zhǔn)源電壓，設(shè)計(jì)了快速啟動(dòng)電路，其結(jié)構(gòu)示意圖如圖3所示。圖中C1為電容。

圖3 快速啟動(dòng)電路結(jié)構(gòu)

圖3快速啟動(dòng)電路中，P1為開關(guān)管，N1、N2為電流鏡。VGS_P1、VGS_N1分別為P1、N1的柵源電壓，VTH_P1、VTH_N1分別為P1、N1的閾值電壓，快速啟動(dòng)的原理為，當(dāng)系統(tǒng)上電后，因?yàn)镻1柵端接的低電勢(shì)，當(dāng)|VGS_P1≥VTH_P1|時(shí)，P1導(dǎo)通，將VREF電壓快速拉高，當(dāng)VREF升高到VGS_N1=VTH_N1時(shí)，即

0=VGS_N1-VTH_N1

=VG_N1-VS_N1-VTH_N1

=VG_N2-VREF-VTH_N1

(15)

其中：VG_N1、VG_N2分別表示N1、N2的柵極電壓；VS_N1表示N1的源極電壓。

設(shè)VGS_N2表示N2的柵源電壓，當(dāng)基準(zhǔn)源電壓達(dá)到

VREF=VGS_N2+VBE1-VTH_N1

時(shí)，N1截止，快速啟動(dòng)電路停止工作。隨后由N3、N4下拉電流源拉低柵壓將P5導(dǎo)通給R4和R5進(jìn)行充電。

3 仿真結(jié)果及分析

使用5 V 0.35 μm CMOS工藝設(shè)計(jì)電路，應(yīng)用Cadence仿真工具，在輸入電源電壓為3 V下對(duì)基準(zhǔn)源溫度系數(shù)、PSRR和啟動(dòng)時(shí)間進(jìn)行Typical-Typical(TT)、Fast-Fast(FF)和Slow-Slow(SS)等3種工藝角仿真，基準(zhǔn)源溫度系數(shù)仿真結(jié)果如圖4所示?？梢钥闯?，在-40～125 ℃條件下，各個(gè)工藝角基準(zhǔn)源壓差都比較小，其中，TT工藝角下基準(zhǔn)源輸出的電壓比較穩(wěn)定，壓差為5.33 mV。

圖4 基準(zhǔn)源溫度系數(shù)仿真結(jié)果

根據(jù)溫度系數(shù)計(jì)算公式[1]計(jì)算此時(shí)的溫度系數(shù)

(16)

其中：Vmax、Vmin分別表示仿真溫度區(qū)間內(nèi)基準(zhǔn)電壓源輸出電壓的最大值和最小值；Tmax、Tmin分別表示仿真的最高溫度和最低溫度。經(jīng)計(jì)算得出實(shí)驗(yàn)條件下TT工藝角的基準(zhǔn)源溫度系數(shù)為25.3 ppm/℃。

對(duì)基準(zhǔn)源的PSRR進(jìn)行TT、FF、SS 3種工藝角仿真，仿真結(jié)果如圖5所示?？梢钥闯?，改進(jìn)的帶隙基準(zhǔn)源在3種工藝角下低頻的PSRR范圍為-88 dB～-112 dB。其中，TT工藝角基準(zhǔn)源的PSRR為-90.1 dB。

對(duì)基準(zhǔn)源的啟動(dòng)時(shí)間進(jìn)行TT、FF和SS等3種工藝角仿真，仿真結(jié)果如圖6所示。

圖5 基準(zhǔn)電壓PSRR仿真結(jié)果

圖6 基準(zhǔn)源啟動(dòng)時(shí)間的仿真結(jié)果

從圖6(a)中可以看出，當(dāng)輸入電壓上電時(shí)間為1 μs時(shí)，在不同工藝角下無(wú)快速啟動(dòng)電路的基準(zhǔn)源啟動(dòng)時(shí)間范圍為80 μs ～120 μs。引入了快速啟動(dòng)電路后，基準(zhǔn)源啟動(dòng)時(shí)間為9 μs?；鶞?zhǔn)源啟動(dòng)速度較快，說(shuō)明快速啟動(dòng)電路明顯提高了基準(zhǔn)源的啟動(dòng)時(shí)間。

本文設(shè)計(jì)與其他文獻(xiàn)性能參數(shù)比較結(jié)果如表1所示?？梢钥闯?，在溫度范圍差不多的實(shí)驗(yàn)條件下，綜合考慮溫度系數(shù)、PSSR和啟動(dòng)時(shí)間等參數(shù)，本文方法設(shè)計(jì)的基準(zhǔn)源性能相對(duì)較好。文獻(xiàn)[2]和文獻(xiàn)[8]都采用溫度補(bǔ)償方法降低溫度系數(shù)，其溫度系數(shù)均小于7 ppm/℃的，但是，這兩種方法均沒有考慮啟動(dòng)時(shí)間問題，并且其PSSR值較低，從而導(dǎo)致基準(zhǔn)源的抗干擾能力較差。文獻(xiàn)[7]采用自偏置高擺幅共源共柵電流鏡提高了電路的PSRR值，增強(qiáng)了基準(zhǔn)源的抗干擾性能，但是，這種方法的溫度系數(shù)較高，并且啟動(dòng)時(shí)間較長(zhǎng)，大于10 μs。較長(zhǎng)的上電時(shí)間會(huì)影響電路系統(tǒng)正常工作。

表1 本文設(shè)計(jì)與其他文獻(xiàn)性能參數(shù)比較結(jié)果

采用5V 0.35 μm CMOS工藝，設(shè)計(jì)的基準(zhǔn)源電路版圖如圖7所示，包含快速啟動(dòng)電路的版圖面積約為250 μm×120 μm。

圖7 無(wú)運(yùn)放帶隙基準(zhǔn)電路版圖

4 結(jié)語(yǔ)

利用5 V 0.35 μm CMOS工藝，設(shè)計(jì)了一種可快速穩(wěn)定啟動(dòng)無(wú)運(yùn)放的帶隙基準(zhǔn)源。整個(gè)電路由快速啟動(dòng)電路和無(wú)運(yùn)放帶隙電路兩個(gè)部分組成。在快速啟動(dòng)電路部分的設(shè)計(jì)中，利用開關(guān)管快速導(dǎo)通，在電源上電時(shí)迅速拉高基準(zhǔn)電壓，加速帶隙基準(zhǔn)源的啟動(dòng)。在無(wú)運(yùn)放帶隙電路部分的設(shè)計(jì)中，以經(jīng)典的無(wú)運(yùn)放帶隙基準(zhǔn)源結(jié)構(gòu)為基礎(chǔ)，在其上增加了負(fù)反饋回路，以降低基準(zhǔn)電壓受電源噪聲影響，維持基準(zhǔn)電壓的穩(wěn)定。仿真結(jié)果表明，在-40 ℃～125 ℃溫度范圍內(nèi)，設(shè)計(jì)的基準(zhǔn)源兼顧了PSRR、溫度系數(shù)和啟動(dòng)時(shí)間等指標(biāo)，其PSRR值較高，溫度系數(shù)和電路的啟動(dòng)時(shí)間較低。