長(zhǎng)江大學(xué)電子信息學(xué)院 范宋杰

數(shù)據(jù)采集常見(jiàn)于方方面面，為獲取更精確更及時(shí)的數(shù)據(jù)，選用一款高精度24位的具有多路輸入的采集芯片并采用FPGA芯片對(duì)采集進(jìn)行控制和提取采集數(shù)據(jù)，然后將數(shù)據(jù)通過(guò)串口模塊上傳至上位機(jī)，通過(guò)曲線或表格實(shí)時(shí)顯示出來(lái)。該采集系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、體積小、精度高、實(shí)時(shí)性好、可擴(kuò)展性好，能與各種高速低速外設(shè)進(jìn)行連接，對(duì)有各種電壓采集需求的方案設(shè)計(jì)有積極的參考意義。

1 背景

在民用、工業(yè)、軍事乃至航空航天等各種領(lǐng)域中，需要對(duì)各種環(huán)境和設(shè)備的溫度等參數(shù)進(jìn)行實(shí)時(shí)監(jiān)測(cè)，這些參數(shù)一般都是通過(guò)如熱電偶和熱電阻等溫度傳感器傳將物理量轉(zhuǎn)換成電壓表現(xiàn)出來(lái)。在技術(shù)愈加發(fā)達(dá)的今天，數(shù)據(jù)的精確性和實(shí)時(shí)性要求越來(lái)越高，成為各種溫度控制場(chǎng)所正常工作的必然要求，也可以實(shí)現(xiàn)節(jié)能減排的效果?？紤]到成本因素，多數(shù)采集系統(tǒng)的采集芯片的位數(shù)不夠，得到的數(shù)據(jù)與實(shí)際誤差較大，對(duì)精細(xì)化采集達(dá)不到要求，因此本文選擇了一款24位的AD，并且單片機(jī)因其價(jià)格低，使用簡(jiǎn)單，被常用于各種溫度控制中心和數(shù)據(jù)處理中心，但是單片機(jī)速度不夠快，精度差，時(shí)序不精準(zhǔn)，易受干擾，甚至可用I/O口不多，可維護(hù)性差，對(duì)于以后的系統(tǒng)升級(jí)改造造成不便，而FPGA特別適合高速高精度數(shù)據(jù)采集的控制，且快速穩(wěn)定，為此本文采用了Intel公司的Altera FPGA芯片作為采集控制中心和數(shù)據(jù)處理中心，來(lái)實(shí)現(xiàn)高精度采集的控制，并將采集結(jié)果上傳至上位機(jī)。根據(jù)上述，進(jìn)行了方案設(shè)計(jì)和理論分析。

圖1 高精度實(shí)時(shí)采集系統(tǒng)框圖

2 總體采集方案設(shè)計(jì)

根據(jù)采集需求，設(shè)計(jì)了電壓采集系統(tǒng)總體框圖，如圖1所示，F(xiàn)PGA外接一個(gè)存儲(chǔ)器以便程序存儲(chǔ)。FPGA對(duì)AD的進(jìn)行復(fù)位和寫寄存器操作以配置各種采集參數(shù)，并控制AD采集的開(kāi)始和停止，在收到采集數(shù)據(jù)后，通過(guò)串口模塊上傳給上位機(jī)進(jìn)行解析并顯示出來(lái)。同時(shí)電源模塊為各部分進(jìn)行供電。

3 模塊設(shè)計(jì)

3.1 采集芯片的選型及介紹

本模塊采用TI公司的ads1256芯片進(jìn)行采集，其內(nèi)部結(jié)構(gòu)示意圖如圖2所示。該AD是一款24位低噪聲模數(shù)轉(zhuǎn)換芯片，動(dòng)態(tài)范圍為144dB，若將2.5V作為AD的參考電壓，則最小可識(shí)別電壓0.3uV。AD芯片的外圍電路也比較簡(jiǎn)單，需要一個(gè)3.3V的工作電壓及一個(gè)7.68MHZ的無(wú)源晶振，通過(guò)四線制SPI總線與處理器進(jìn)行通信，分別為SCLK、CS、DIN、DOUT。要注意的是數(shù)字地、模擬地、電源地的接法，相互獨(dú)立連接，最后通過(guò)磁珠或電感連接在一起。AD所有寄存器可編程，針對(duì)采集常用的寄存器有狀態(tài)寄存器、多路復(fù)用寄存器(確定正負(fù)兩個(gè)輸入端以便差分采集，若另一端接地則為單端采集)、AD控制寄存器（可產(chǎn)生恒流源及可控增益設(shè)置）、A/D數(shù)據(jù)速率寄存器（采樣率可通過(guò)編程設(shè)置為2.5～30k SPS）等。

圖2 AD內(nèi)部結(jié)構(gòu)圖

3.2 采集系統(tǒng)的構(gòu)成及實(shí)現(xiàn)

采集系統(tǒng)包括數(shù)據(jù)采集控制器、通信模塊和上位機(jī)設(shè)計(jì)共3個(gè)部分。其中采集控制器實(shí)現(xiàn)采集邏輯，串口模塊實(shí)現(xiàn)通信，它們均由FPGA實(shí)現(xiàn)。

FPGA采用Altera公司的4代EP4CE6E22C8N，F(xiàn)PGA(Field Programmable Gate Array)，現(xiàn)場(chǎng)可編程門陣列，其本質(zhì)是一種硬件電路，由于通電瞬間所有電路的同時(shí)運(yùn)行的，因此FPGA有著獨(dú)特的并行特性，可以同時(shí)處理多任務(wù)且互不干擾，一般配置高達(dá)50MHZ的晶振，內(nèi)部集成PLL鎖相環(huán)，從而FPGA的時(shí)鐘頻率高達(dá)幾百兆，運(yùn)行速度非?？?，通用IO口很多，在對(duì)音頻處理、圖像處理等大容量數(shù)字信號(hào)處理時(shí)優(yōu)勢(shì)更加明顯。FPGA芯片的廠商很多，如Altera(Intel)、ACTEL，xilinx，Lattice等，隨著工藝進(jìn)步和量產(chǎn)規(guī)模的擴(kuò)大，芯片價(jià)格也比較親民，其中Altera系列芯片比較常見(jiàn)。

FPGA最小系統(tǒng)由晶振、復(fù)位、電源、電感、標(biāo)準(zhǔn)10引腳JTAG調(diào)試及程序下載接口等部分組成，外圍電路的搭建比較簡(jiǎn)單。Altera芯片一般基于SRAM運(yùn)行，掉電程序消失，為使下次仍能運(yùn)行，可外界接一個(gè)存儲(chǔ)芯片進(jìn)行存儲(chǔ)，待上電時(shí)需要耗費(fèi)一定時(shí)間進(jìn)行配置。

①AD采集控制器：將AD的SPI接口和FPGA通用IO口相連。根據(jù)手冊(cè)，控制器需要對(duì)AD進(jìn)行復(fù)位、配置上述3.1節(jié)中各種寄存器、開(kāi)始轉(zhuǎn)換、讀取數(shù)據(jù)并組幀處理。采用多路復(fù)用技術(shù)，僅僅修改多路復(fù)用寄存器的參數(shù)就能實(shí)現(xiàn)對(duì)不同通道的電壓采集。

所有寄存器的配置參數(shù)均通過(guò)DIN引腳寫入AD，寫命令為{0101+4bit-寄存器地址addr+0000+4bit被寫字節(jié)數(shù)+1字節(jié)具體參數(shù)}共24位。由于僅有一個(gè)采集模塊，CS信號(hào)可一直拉低，一個(gè)SCLK長(zhǎng)度為520.8ns。此外當(dāng)FPGA控制器檢測(cè)到DRDY為低電平時(shí)就開(kāi)始接收OUT引腳輸出的24位二進(jìn)制數(shù)，并采用二進(jìn)制補(bǔ)碼形式對(duì)24位二進(jìn)制數(shù)進(jìn)行讀取，解析時(shí)根據(jù)AD編碼格式將其恢復(fù)成原始模擬值。

②串口模塊：采用UART，僅有RX、TX兩根線，無(wú)時(shí)鐘信號(hào)線，因此屬于異步通信。定義1位起始位0，8位數(shù)據(jù)位，1位停止位高，波特率為115200bps，由于串口模塊比較簡(jiǎn)單，無(wú)需采用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，計(jì)時(shí)器用得比較頻繁。因?yàn)椴杉淮斡?4位數(shù)據(jù)，如果分通道號(hào)，則再加8位的通道標(biāo)志位，因此串口模塊需要將32位二進(jìn)制數(shù)據(jù)分為4幀8位二進(jìn)制數(shù)依次發(fā)送出去。

同時(shí)由于FPGA電平與電腦USB接口電平不同，需要USB轉(zhuǎn)TTL模塊，將兩者進(jìn)行電平轉(zhuǎn)換才能進(jìn)行通信。

③上位機(jī)設(shè)計(jì)：用戶圖形界面開(kāi)發(fā)有多種開(kāi)發(fā)語(yǔ)言及工具。曾經(jīng)很火的有MFC，微軟公司幾乎停止對(duì)其維護(hù)，其代碼生澀難懂，編程復(fù)雜，尤其是開(kāi)發(fā)的界面不夠美觀，顯得生硬，而QT是奇趣公司開(kāi)發(fā)的一種跨平臺(tái)C++圖形用戶界面的開(kāi)發(fā)框架（最終被Digia收購(gòu)），QT開(kāi)發(fā)的界面美觀，代碼易懂，網(wǎng)絡(luò)教程較多，最重要的是QT的各種打包的庫(kù)可直接使用，避免了開(kāi)發(fā)人員從底層進(jìn)行復(fù)雜的編程，深受GUI開(kāi)發(fā)者的喜愛(ài)，被廣泛應(yīng)用各種游戲平臺(tái)和各種管理客戶端的開(kāi)發(fā)。

圖3 上位機(jī)軟件截圖

微軟的visual studio是一款十分優(yōu)秀的集成開(kāi)發(fā)環(huán)境（IDE），具有強(qiáng)大的代碼智能提示、糾錯(cuò)、關(guān)鍵詞高亮、快速定位的功能，對(duì)錯(cuò)誤提示比較友好，VS的配套插件及其豐富，相對(duì)而言，QT自帶的IDE-Qt Creator的使用體驗(yàn)不如VS，編譯不夠穩(wěn)定健壯。因此本文采取VS+QT的方式進(jìn)行串口上位機(jī)的開(kāi)發(fā)。在VS的擴(kuò)展更新中搜索安裝QT VS Tools插件，并添加QT安裝路徑下的MSVC2017就能在VS中新建QT工程，在ui文件中添加控件并進(jìn)行布局，通過(guò)編程實(shí)現(xiàn)相應(yīng)控件的功能，進(jìn)行用戶界面的開(kāi)發(fā)。

由于QT自帶serialport庫(kù)，直接在工程文件中添加調(diào)用，通過(guò)提供的函數(shù)設(shè)定串口通信格式，此外第三方QCustomplot庫(kù)是一種精美的靜態(tài)和動(dòng)態(tài)繪圖庫(kù)，基于以上兩種庫(kù)，可以實(shí)現(xiàn)串口收發(fā)實(shí)時(shí)繪圖。坐標(biāo)軸可移動(dòng)和縮放。上位機(jī)軟件如圖3所示。

結(jié)束語(yǔ)：本文通過(guò)對(duì)一個(gè)高精度高實(shí)時(shí)性的多路電壓采集系統(tǒng)的方案進(jìn)行設(shè)計(jì)，并分析了每一個(gè)模塊的組成及具體功能作用，采用一款24位高精度模數(shù)轉(zhuǎn)換器和一款性能較高的FPGA芯片作為AD采集控制器，可以實(shí)現(xiàn)單路采集、多通道采集或4通道的差分采集，只需在多路復(fù)用寄存器更改參數(shù)即可，同時(shí)對(duì)采集數(shù)據(jù)可以進(jìn)行各種處理，充分說(shuō)明了可編程的便利性，也延長(zhǎng)了器件和系統(tǒng)的使用周期，該采集系統(tǒng)測(cè)量精度高、結(jié)構(gòu)簡(jiǎn)單、體積小、集成度高，可擴(kuò)展性強(qiáng)、適用范圍廣，具有較廣泛的應(yīng)用前景。