徐圣楠 ，傅桂娥 ，2，王 維 ，張一晉

(1.南京理工大學(xué) 電子工程與光電技術(shù)學(xué)院，江蘇 南京210094；2.南京睿赫電子有限公司，江蘇 南京210018；3.中國(guó)船舶集團(tuán)有限公司第八研究院，江蘇 南京211100)

0 引言

隨著生活質(zhì)量的提高，人們對(duì)電子產(chǎn)品的便捷性和通用性要求也越來(lái)越高。 與傳統(tǒng)接觸式充電模式相比，無(wú)線充電主要有兩大優(yōu)點(diǎn)[1]：一是讓電器與電源之間無(wú)任何電氣連接，能夠減少傳統(tǒng)充電方式所帶來(lái)的安全隱患，并且大大提高用電設(shè)備的通用性、安全性和靈活性；二是使得充電系統(tǒng)向袖珍型、節(jié)能環(huán)保的方向發(fā)展，便于用戶隨身攜帶使用[2]。

集成化和小型化是無(wú)線充電設(shè)備的主要發(fā)展方向。集成電路技術(shù)采用一定的工藝將更多的功能集成到單一的芯片上，給更小型化設(shè)備的實(shí)現(xiàn)提供了可能。 片上系統(tǒng)(System on Chip，SoC)集成微處理器、無(wú)線通信模塊、常用接口等，能夠很好地滿足各種微型智能設(shè)備的設(shè)計(jì)需求。進(jìn)一步，使用基于CPU 控制的SoC 架構(gòu)[3-4]能夠有效地增強(qiáng)無(wú)線充電設(shè)備的可更改性和可維護(hù)性。

目前無(wú)線充電芯片主流品牌主要包括IDT、NXP、Nuvoton 和ST 等。IDT 公司的P9242 無(wú)線充電芯片[5]采用一次性可編程(One Time Programmable，OTP)存儲(chǔ)器件，相較于將全部程序存儲(chǔ)于片內(nèi)ROM 的方式，提供了一次修改芯片程序的機(jī)會(huì)，同時(shí)制造成本也低于片內(nèi)集成Flash的方式。 但是，P9242 將主程序從OTP 拷貝到靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random-Access Memory，SRAM)中運(yùn)行，因而對(duì)于較大的程序需要開(kāi)辟較大的SRAM， 增加了芯片制造成本。 NXP 的WCT101 無(wú)線充電芯片[6]采用片內(nèi)集成Flash 存儲(chǔ)主程序，其工藝難度大，成本相較于OTP 更高。文獻(xiàn)[7]和文獻(xiàn)[8]分別介紹了兩種基于單片機(jī)(Microcontroller Unit，MCU)配合外圍電路的無(wú)線充電方案。與集成化芯片的方案相比，這兩種方案的物料成本是最高的。

針對(duì)以上缺陷，本文在現(xiàn)有無(wú)線充電系統(tǒng)[9-10]的基礎(chǔ)上， 設(shè)計(jì)一種基于片外Flash 編程加載的無(wú)線充電SoC系統(tǒng)，能夠有效降低芯片設(shè)計(jì)成本。 實(shí)驗(yàn)驗(yàn)證了該系統(tǒng)在無(wú)線充電的處理速度方面能夠滿足協(xié)議要求，達(dá)到與高成本芯片同等的充電效果。

1 系統(tǒng)架構(gòu)分析與設(shè)計(jì)

1.1 系統(tǒng)取指方式的選擇

取指方式影響CPU 讀取指令的速度，對(duì)于系統(tǒng)運(yùn)行速度至關(guān)重要。 如圖1 所示，常見(jiàn)的SoC 芯片主要有三種獲取指令的方式：基于SRAM 的取指方式、基于片內(nèi)存儲(chǔ)介質(zhì)的取指方式和基于片外存儲(chǔ)介質(zhì)的取指方式。

如圖1 (a)所示，基于SRAM 的取指方式將代碼存儲(chǔ)在片外介質(zhì)中，運(yùn)行時(shí)以片內(nèi)BOOTROM 啟動(dòng)，使得主程序指令在此引導(dǎo)下從片外介質(zhì)拷貝到SRAM 中，并在SRAM 中運(yùn)行。 此方式雖然具有較佳性能，但SRAM 集成度低，芯片面積大且功耗較大，制造成本高。

如圖1 (b)所示，基于片內(nèi)存儲(chǔ)介質(zhì)的取指方式將代碼存儲(chǔ)在片內(nèi)存儲(chǔ)介質(zhì)中，運(yùn)行時(shí)以片內(nèi)BOOTROM啟動(dòng)，在啟動(dòng)程序執(zhí)行完畢后直接轉(zhuǎn)入片內(nèi)存儲(chǔ)介質(zhì)運(yùn)行主程序。 此方式下的SRAM 主要存儲(chǔ)臨時(shí)數(shù)據(jù)變量，比基于SRAM 的取指方式消耗更小SRAM，但取指速度可達(dá)同等水平。 盡管如此，此方式采用的片內(nèi)集成存儲(chǔ)往往需要大電壓工藝，因此流片費(fèi)用更高。

如圖1(c)所示，基于片外存儲(chǔ)介質(zhì)的取指方式將代碼存儲(chǔ)在片外介質(zhì)中，運(yùn)行時(shí)以BOOTROM 啟動(dòng)，但不從片外介質(zhì)中拷貝主程序指令到SRAM，而是讓CPU 直接從片外介質(zhì)中讀取主程序指令并在片外介質(zhì)中運(yùn)行。 在此方式下，SRAM 主要用于存儲(chǔ)臨時(shí)數(shù)據(jù)變量，所需容量較小，而片外存儲(chǔ)介質(zhì)一般為Flash，價(jià)格低，存儲(chǔ)容量大。 此方式成本低，但運(yùn)行速度慢。

表1 列明了上述三種SoC 系統(tǒng)取指方式的主要特征。

圖1 SoC 系統(tǒng)三種取指方式

表1 三種SoC 系統(tǒng)取指方式特征

具體到無(wú)線充電應(yīng)用場(chǎng)景，特別是支持QI3.0無(wú)線充電協(xié)議的情況具有以下特征：ASK 解調(diào)最快速率是4 kHz； 最短包間隔為6 ms， 重要的包如Control error pack 典 型 包 間 隔 為250 ms，Received power packet 典 型包間隔為1.5 s； 對(duì)于無(wú)線充電最重要的PID 調(diào)節(jié)算法，調(diào)節(jié)時(shí)間有20 ms，一個(gè)調(diào)節(jié)過(guò)程中的一次子迭代時(shí)間最長(zhǎng)可達(dá)5 ms。上述特征表明無(wú)線充電應(yīng)用中的協(xié)議功能實(shí)現(xiàn)基本以毫秒為單位，若采用基于SRAM 或基于片內(nèi)存儲(chǔ)介質(zhì)的取指方式， 其運(yùn)行速度超過(guò)無(wú)線充電應(yīng)用需求，且價(jià)格昂貴，而使用基于片外存儲(chǔ)介質(zhì)的取指方式，可以很好地平衡速度、功耗、成本三者的關(guān)系。對(duì)于速度要求較高，CPU 處理指令較為密集的模塊，如ASK 處理模塊、PID 浮點(diǎn)迭代計(jì)算模塊等，則可以考慮以外圍設(shè)備方式掛在CPU 的總線上的數(shù)字硬件電路實(shí)現(xiàn)。 因此，本文選用基于片外存儲(chǔ)介質(zhì)的取指方式。

1.2 系統(tǒng)架構(gòu)

如圖2 所示，本文基于SoC 片上系統(tǒng)實(shí)現(xiàn)無(wú)線充電系統(tǒng)芯片架構(gòu)設(shè)計(jì)，使用芯片內(nèi)執(zhí)行技術(shù)(Execute In Plasce，XIP)即應(yīng)用程序能夠在片外Flash 內(nèi)直接運(yùn)行，無(wú)須再將主程序指令拷貝到系統(tǒng)SRAM 中運(yùn)行，具有芯片集成面積小且成本低的優(yōu)點(diǎn)。

圖2 基于片外Flash 編程加載的SoC 系統(tǒng)框圖

該無(wú)線充電芯片的硬件設(shè)計(jì)主要包括微處理器、存儲(chǔ)器、外圍接口控制3 個(gè)部分。 芯片處理器內(nèi)核采用32位ARM Cortex-M0 處理器，核心架構(gòu)為ARMv6-M，相比于其他的16 位與8 位處理器，運(yùn)行速度較低且功耗低。Cortex-M0 處理器采用的片上互聯(lián)總線為AMBA 總線，包括高級(jí)高性能總線(Advanced High-performance Bus，AHB)和低速總線(Advanced Pcriphcral Bus，APB)。 為了保證總線帶寬的合理使用，本架構(gòu)將系統(tǒng)要求高速運(yùn)行的接口和處理器、存儲(chǔ)器掛在AHB 上，將模塊和低速接口掛在APB 上。 存儲(chǔ)器主要由BOOTROM、SRAM 和片外Flash 組 成。 BOOTROM 存 儲(chǔ)MCU 的Bootloader，Bootloader負(fù)責(zé)完成整個(gè)系統(tǒng)的加載啟動(dòng)任務(wù)。 SRAM 主要存儲(chǔ)數(shù)據(jù)變量，存儲(chǔ)容量需求低。片外Flash 存儲(chǔ)整個(gè)系統(tǒng)的主應(yīng)用程序，且可根據(jù)需要隨時(shí)擴(kuò)展存儲(chǔ)容量。 外圍接口控制包括片上總線、中斷控制器、I2C 接口、UART 接口、看門(mén)狗、通用輸入輸出接口、定時(shí)控制器、ASK、PWM 等。

2 SoC 集成電路系統(tǒng)的設(shè)計(jì)

本章針對(duì)芯片實(shí)際應(yīng)用中遇到的看門(mén)狗復(fù)位及低功耗問(wèn)題提出了具體的解決方案。

2.1 看門(mén)狗復(fù)位實(shí)現(xiàn)方式

嵌入式系統(tǒng)一般采用看門(mén)狗機(jī)制監(jiān)視系統(tǒng)的運(yùn)行，以提高產(chǎn)品的可靠性。本系統(tǒng)采用軟硬件結(jié)合的方式實(shí)現(xiàn)看門(mén)狗機(jī)制。在此機(jī)制下，如果在規(guī)定時(shí)間內(nèi)，看門(mén)狗定時(shí)器沒(méi)有收到來(lái)自系統(tǒng)的觸發(fā)信號(hào)，則系統(tǒng)會(huì)強(qiáng)制重啟，以維持正常的工作狀態(tài)[11]。

針對(duì)基于片外Flash 加載運(yùn)行的SoC 系統(tǒng)，看門(mén)狗復(fù)位流程將變得更復(fù)雜，原因如下。在此系統(tǒng)中，由于存儲(chǔ)器處于片外，通常選擇Flash 進(jìn)入高性能模式進(jìn)一步提高SPI 讀寫(xiě)指令的通信速度。 在此模式下，如圖3 所示，片外Flash 會(huì)忽略SPI 通信中的命令部分，借此將讀寫(xiě)速率提高。 因此，片外Flash 將不再接受正常的SPI 通信命令，而是將正常命令當(dāng)作不含命令的讀請(qǐng)求。 而芯片在看門(mén)狗啟動(dòng)復(fù)位后，會(huì)以正常方式而非高速方式向片外Flash 發(fā)出讀命令和控制命令。 然而，此時(shí)片外Flash 由于不受芯片重啟的影響，仍工作在高性能模式，無(wú)法實(shí)現(xiàn)對(duì)片外Flash 的正確讀寫(xiě)。片外Flash 復(fù)位失敗情況如圖4 所示。

圖3 QSPI 讀指令時(shí)序

圖4 片外Flash 復(fù)位失敗

針對(duì)以上問(wèn)題，本文提出以下兩種解決辦法。 一種是在BOOTROM 中添加對(duì)片外Flash 進(jìn)行復(fù)位的SPI 指令，使其從高性能模式下恢復(fù)。若芯片已經(jīng)制造完成，而B(niǎo)OOTROM 中沒(méi)有加入相應(yīng)指令，則可以選擇第二種方法，即在運(yùn)行主應(yīng)用程序時(shí)，不讓片外Flash 進(jìn)入高性能模式，而是使用普通的QSPI 進(jìn)行指令讀取，從而使得取指令速度有一定程度的降低。 例如，假設(shè)SPI 時(shí)鐘為100 MHz，則當(dāng)片外Flash 工作在高性能模式時(shí)，取一條32 位指令需要20 個(gè)周期，取指速度為5 MIPS，若使用普通狀態(tài)，則取一條32 位指令需要28 個(gè)周期，取指速度為3.6 MIPS，速率降低約30%。 但如果應(yīng)用場(chǎng)景允許在這種速率下使用，則可以節(jié)省重新改版的成本和風(fēng)險(xiǎn)。 本文為節(jié)省成本，不再重新設(shè)計(jì)和升級(jí)BOOTROM，因此看門(mén)狗設(shè)計(jì)采用第二種方案，確保CPU 正常工作。

2.2 芯片低功耗實(shí)現(xiàn)

由于在片外Flash 運(yùn)行休眠代碼的功耗較大，因此利用有限的SRAM 資源將片外Flash 存儲(chǔ)的休眠程序拷貝到SRAM 中運(yùn)行。 另一方面，在低功耗模式下，當(dāng)片外Flash 與芯片之間的通信斷開(kāi)，可以關(guān)閉片外Flash的供電以進(jìn)一步節(jié)省功耗。 芯片低功耗實(shí)現(xiàn)流程如圖5所示。

圖5 芯片低功耗實(shí)現(xiàn)流程圖

3 性能驗(yàn)證

本節(jié)對(duì)提出的看門(mén)狗復(fù)位解決方案進(jìn)行仿真驗(yàn)證，對(duì)提出的低功耗實(shí)現(xiàn)方案進(jìn)行實(shí)驗(yàn)驗(yàn)證，并進(jìn)行無(wú)線充電性能測(cè)試。 實(shí)現(xiàn)的芯片面積只有5 mm2，成本較低，樣品如圖6 和圖7 所示。

圖6 單線圈無(wú)線充電器樣品圖

圖7 雙線圈無(wú)線充電器樣品圖

3.1 看門(mén)狗復(fù)位仿真

如圖8 所示，當(dāng)看門(mén)狗復(fù)位后，AHB 和APB 總線都會(huì)復(fù)位，從而導(dǎo)致AHB 和APB 總線上的設(shè)備(包括Flash控制器)也全部復(fù)位。 如圖9 所示，當(dāng)Flash 控制器的偏移地址復(fù)位為0 地址后，可對(duì)片外Flash 進(jìn)行正常的讀操作，并重新加載運(yùn)行應(yīng)用程序。

圖8 總線復(fù)位

圖9 片外Flash 正常復(fù)位

3.2 低功耗性能驗(yàn)證

使用相同的QC3.0 充電器給不同類(lèi)型的無(wú)線充電器供電，待機(jī)狀態(tài)下充電5 min，計(jì)算對(duì)應(yīng)的平均待機(jī)功耗，所獲得的實(shí)驗(yàn)數(shù)據(jù)如表2 所示。 測(cè)試結(jié)果表明該無(wú)線充電系統(tǒng)達(dá)到了低功耗的設(shè)計(jì)要求，且與不同類(lèi)型的無(wú)線充電器相比， 本方案設(shè)計(jì)的無(wú)線充電系統(tǒng)具有較低的待機(jī)功耗，具有一定的實(shí)用價(jià)值。

3.3 無(wú)線充電性能測(cè)試

圖10 顯示了單線圈無(wú)線充電器樣板給iPhone8充電的電壓、電流以及功率曲線表明輸入功率最大可達(dá)到9.5 W 且持續(xù)時(shí)間長(zhǎng)達(dá)30 min， 充電穩(wěn)定，大約耗時(shí)4 小時(shí)充滿電量。

采用單線圈無(wú)線充電器樣板接穩(wěn)壓電源，設(shè)置額定輸入電壓為12 V， 放置單線圈無(wú)線充電器的發(fā)射線圈與接收裝置的接收線圈于水平同軸位置， 設(shè)置傳輸距離為2 cm。 圖11 記錄了接收端在不同帶載能力下的系統(tǒng)輸出功率和傳輸效率。 目前無(wú)線充電設(shè)備的傳輸效率普遍為75%左右，若低于70%，則發(fā)熱效果會(huì)較明顯。 圖11 表明本文實(shí)現(xiàn)的無(wú)線充電系統(tǒng)傳輸效率可達(dá)80%，符合設(shè)計(jì)要求。

表2 不同類(lèi)型無(wú)線充電器的待機(jī)功耗

圖10 iPhone8 完整充電曲線

圖11 負(fù)載電流傳輸特性

4 結(jié)論

本文設(shè)計(jì)了一款基于片外Flash 編程加載的無(wú)線充電系統(tǒng)，將主程序代碼存儲(chǔ)在片外Flash 上，并直接在片外Flash 中運(yùn)行。進(jìn)一步，本文針對(duì)芯片看門(mén)狗復(fù)位及低功耗問(wèn)題提出了解決方案。實(shí)驗(yàn)結(jié)果表明系統(tǒng)設(shè)計(jì)合理且提出的若干解決方案有效，充電性能穩(wěn)定，成本較低，易于批量生產(chǎn)，具有廣闊的市場(chǎng)前景。

(收稿日期：2020-07-12)