王忠桃，何 黎，胡傳皓，白 彬，顧 民，曾國強，葛良全，嚴 磊，楊壽南

成都理工大學地學核技術四川重點實驗室，四川 成都 610059

引 言

由于核事例發(fā)生的隨機性，因此同時發(fā)生或者短時間內相繼發(fā)生核事例都存在一定的概率。核探測器輸出的電流脈沖通過前置放大器等后得到具有快指數(shù)上升沿和慢指數(shù)衰減特征的電壓脈沖信號，當衰減時間較長時，發(fā)生脈沖堆積的概率變大； 當兩個事例發(fā)生間隔較短時，存在脈沖前沿后沿堆積的情況，而由于能譜儀的脈沖分辨能力不足，在事例發(fā)生間隔小于能譜儀脈沖分辨能力時，發(fā)生堆積的多個事例將被處理為1個事例，發(fā)生了偶然符合效應，從而在測量能譜中出現(xiàn)了合峰情況，產(chǎn)生了虛假能峰，對精確放射性測量帶來了不利影響[1-2]。圖1展示了兩種脈沖堆積的方式，前沿堆積容易將到來時間很近的兩個脈沖積合成單個脈沖，產(chǎn)生偶然符合效應，會計數(shù)錯誤以及造成譜線出現(xiàn)假峰，如圖1(a)所示。后沿堆積導致在數(shù)字化多道中堆積脈沖被丟棄，使脈沖通過率下降，同時導致能譜全能峰展寬，分辨率降低，如圖1(b)所示。

圖1 兩種脈沖堆積方式Fig.1 Two cases of pulse pile-up

具有堆積峰的Cu靶特征X射線譜如圖2所示，被測樣品Cu激發(fā)了Kα和Kβ特征X射線，由于偶然符合效應，在譜線700道和850道之間分別產(chǎn)生2倍Kα: 16.094 keV峰，2倍Kβ: 17.808 keV峰和Kα+Kβ: 16.951 keV三個假峰，同時后沿堆積導致Kα: 8.047 keV峰和Kβ: 8.904 keV峰全能峰展寬、分辨率下降。此外脈沖堆積會導致基線漂移進而影響能譜分辨率測量準確性、帶來峰位漂移等問題，尤其是在高計數(shù)率應用場景下，脈沖堆積更嚴重。

圖2 具有堆積峰的Cu靶特征X射線譜Fig.2 Characteristic X-ray spectrum ofCu target with coincidence peaks

長期以來，針對脈沖堆積，中外學者已經(jīng)進行了大量研究。目前提出的主要方法有相鄰脈沖時間間隔比較法[3-4]、數(shù)字脈沖反褶積法[5-6]、脈沖微分法[7]、脈沖削波法[8]、基于Monte Carlo的能譜反卷積算法[9]、極大似然估計法[10]等。脈沖微分、脈沖削波以及數(shù)字反褶積法都是采用硬件的方式減小脈沖寬度以降低脈沖堆積概率，提升脈沖分辨能力，減小脈沖堆積的影響，能譜反卷積及極大似然估計算法都是采用軟件來實現(xiàn)。以上方法都沒有從降低能譜儀硬件噪聲、提高能譜儀模擬電路信噪比、降低誤觸發(fā)、縮短快成形通道成形時間等角度去提高能譜儀的脈沖分辨能力，從而減小符合效應等開展研究，因此并不能從本質上改善偶然符合現(xiàn)象，提高能譜準確度和精度。

為精準提取脈沖信息，數(shù)字化能譜儀多采用快、慢雙成形通道結構，較窄的快通道提取脈沖的到達時間信息，較寬的慢成形通道具有更優(yōu)的信噪比，用于提取脈沖幅度信息，實現(xiàn)較優(yōu)的能量分辨率[11]。實驗表明，更窄的快通設計有利于提升對脈沖的時間分辨能力，進而提升對符合事例的甄別能力，但快通道時間變窄將使得濾波效果變差，大大增加快通道誤觸發(fā)的概率，反而會提高偶然符合概率與系統(tǒng)死時間。與傳統(tǒng)的單極性脈沖成形方式比較，雙極性零面積成形能有效抑制基線波動與漂移[12]，并且結構對稱的成形方式能夠抑制有色噪聲對成形的影響，故采用對稱零面積梯形成形可有效抑制由于快通道成形時間縮短帶來的噪聲增加，且其抑制低頻噪聲效果更加優(yōu)異，可減小低頻噪聲波動帶來的誤觸發(fā)。本文研制了一種低偶然符合效應的快慢雙成形通道的數(shù)字化X熒光能譜儀，設計具有高脈沖分辨能力的快通道，采用基于對稱零面積梯形成形算法，有效消除快通道時間變窄帶來的不足，同時設計高信噪比，低噪聲的模擬電路以減小快通道對噪聲誤觸發(fā)的概率，試驗驗證了這種譜儀能夠有效降低偶然符合效應。

1 實驗部分

1.1 整體設計

快慢雙通道數(shù)字化譜儀的整體框架如圖3所示，系統(tǒng)包括探測器部分、前置放大電路、模擬預處理電路以及數(shù)字多道脈沖幅度分析器部分。探測器采用KETEK公司的VITUS CUBE型X射線硅漂移探測器，采用熱電致冷技術，使探頭組件工作在零下55 ℃，降低暗電流噪聲，前置放大器采用KETEK公司VIAMP-KC復位型電荷靈敏放大器[13]； 模擬預處理部分主要包括CR-RC反褶積、增益調節(jié)、ADC驅動與抗混疊濾波電路、高速ADC離散電路，模擬電路將脈沖信號調節(jié)到ADC線性度較好范圍內，充分利用ADC的動態(tài)范圍； 本文采用ALTERA公司的EP4CE系列FPGA完成數(shù)字多道的設計，其中包括快、慢雙通道濾波成形器、堆積校正、梯形平頂判斷、脈沖幅度分析、數(shù)據(jù)傳輸接口等模塊。其中快通道成形，其計數(shù)作為堆積校正的依據(jù)，慢通道成形用于脈沖信號幅度的提取，結合梯形平頂判斷模塊剔除成形結果不符合要求的脈沖信號，不做幅度提取但對剔除的脈沖個數(shù)計數(shù)，并做計數(shù)率校正。

圖3 譜儀整體設計框圖Fig.3 Block diagram of the overall design of the spectrometer

1.2 高信噪比模擬預處理電路設計

在核脈沖信號測量中，提升模擬電路的信噪比有益于幅度提取、譜線能量分辨率等的測量[14-16]。為減小快通道對噪聲誤觸發(fā)的概率，本文設計低噪聲的CR-RCm濾成形電路，將前放輸出的階梯上升復位型信號，濾波成形為具有快上升、慢下降沿的雙指數(shù)電壓信號，圖4是模擬預處理等效電路圖。

圖4 模擬預處理等效電路圖Fig.4 Analog preprocessing equivalent circuit diagram

高性能ADC多采用差分輸入方式，可以有效抑制共模噪聲和干擾。為獲得更佳效果，本文在模擬預處理部分設計ADC驅動電路實現(xiàn)單端信號到差分的轉換，降低共模噪聲的干擾，同時設計抗混疊濾波電路，限制模擬電路帶寬，避免ADC過采樣。本文采用ADI公司16 bit高速ADC，其采樣率為80MSPS，為抑制電源噪聲串擾至模擬前端電路，其供電方式均采用高電源紋波抑制比的LDO與π型LC濾波方式相結合，使電源噪聲小于1 mV，模擬電路信噪比達到30 dB，電源噪聲及信噪比測試結果如圖5(a)和(b)所示。

圖5 電源噪聲及信噪比測試結果圖(a)： 模擬電源噪聲； (b)： 信噪比測試Fig.5 Test results of power supply noise and signal-to-noise ratio(a)： Analog power supply noise； (b)： Signal-to-noise ratio test

整體的模擬電路設計如圖6所示。

1.3 快通道對脈沖分辨能力的影響

不同快通道成形時間對事例甄別能力的不同，如圖7所示為快通道成形時間對脈沖成形能力的影響示意圖，圖7(a)是不同快通道成形時間對脈沖分辨率的影響示意圖，從圖7(a)可知，快通道成形時間較窄時，能準確的識別兩個時間間隔較近的脈沖事例，從而能避免偶然符合效應，當快通道時間較寬時，無法將兩個接近的脈沖有效區(qū)分開，造成合成峰，無法有效避免偶然符合效應。圖7(b)是低頻噪聲對不同快通道成形時間的影響示意圖，從圖7(b)可知，當快通道時間較寬時，低頻噪聲對成形干擾較小，快通道時間越窄，低頻噪聲對成形干擾也越大。

在大量的實驗基礎上，綜合考慮脈沖分辨能力和降低噪聲對成形的干擾等因素，本系統(tǒng)采用的快通道成形時間最低為150 ns，最高為900 ns，并通過實驗測試確定最佳值，并采用對稱零面積梯形成形算法降低高低頻噪聲對事例的干擾和偶然符合。

1.4 對稱零面積梯形成形算法

快通道設計采用梯形成形的對稱零面積梯形成形算法實現(xiàn)。圖8是基于梯形的對稱零面積成形示意圖。

圖8(a)中三個梯形底邊及頂邊均相等，正梯形高為負梯形高的兩倍，整個面積之和為零。令圖中第一個小梯形的函數(shù)為V0(t)，則利用三個梯形的面積以及位置關系可推導出對稱零面積梯形成形的函數(shù)表達式

Z(t)=-V0(t)+2V0(t-L)-V0(t-2L)

(1)

圖6 模擬電路設計Fig.6 Analog circuit design

圖7 快通道時間對脈沖成形影響示意圖Fig.7 Influence of the fast-channel shapingtime on pulse shaping

圖8 基于梯形的對稱零面積成形示意圖Fig.8 Symmetrical zero-area shapingdiagram based on trapezoids

圖8(b)為分段函數(shù)構建小梯形的函數(shù)V0(t)示意圖

y1=Au(t)/ta

y2=-A(t-ta)u(t-ta)/ta

(2)

y3=-A(t-tb)u(t-tb)/ta

y4=A(1-tc)u(t-tc)/ta

其中A為脈沖幅度信息，ta為梯形的上升沿時間，D為梯形平頂寬度，tb=ta+D，tc=2ta+D為波形總寬度，u(t)為階躍函數(shù)。

梯形成形算法可以通過傳遞函數(shù)法來實現(xiàn)[17]。設采樣周期為Ts，令na=ta/Ts,nb=tb/Ts,nc=tc/Ts,則對Vo(t)進行Z變換有

(3)

探測器輸出的核脈沖信號經(jīng)過CR-RCm反褶積電路，濾波成形為雙指數(shù)信號，等效電路的輸出電壓波形表達式如式(4)所示

Vi(t)=A(e-t/τ1-e-t/τ2)

(4)

其中，A為電路增益，τ1為晶體發(fā)光衰減時間、τ2為等效電路時間常數(shù)。

對Vi(t)進行Z變換有

(5)

令e1=e-Ts/τ1,e2=e-Ts/τ2，則雙指數(shù)輸入信號的梯形成形濾波傳遞函數(shù)為

(6)

結合式(1)和式(6)即可得雙指數(shù)脈沖信號輸入時，對稱零面積梯形成形法的傳遞函數(shù)Z[z]的表達式

Z[z]=-X[z]+2X[z-L]-X[z-2L]

={1-z-na-z-nb+z-nc-(e1+e2)(z-1-z-(na+1)-z-(nb+1)+z-(nc+1))+e1e2(z-2-z-(na+2)-z-(nb+2)+z-(nc+2))}/[na(e1+e2)(1-z-1)2]+2z-L{1-z-na-z-nb+z-nc-(e1+e2)(z-1-z-(na+1)-z-(nb+1)+z-(nc+1))+e1e2(z-2-z-(na+2)-z-(nb+2)+z-(nc+2))}/[na(e1+e2)(1-z-1)2]-z-2L{1-z-na-z-nb+z-nc-(e1+e2)(z-1-z-(na+1)-z-(nb+1)+z-(nc+1))+e1e2(z-2-z-(na+2)-z-(nb+2)+z-(nc+2))}/[na(e1+e2)(1-z-1)2]

(7)

根據(jù)梯形等腰特點以及位置關系可得：L=tc=2ta+D，tb=ta+D，化簡可得式

Z[z]=-X[z]+2X[z-L]-X[z-2L]

(8)

濾波成形算法在FPGA中實現(xiàn)邏輯圖如圖9所示，F(xiàn)PGA具備并行運算、邏輯實現(xiàn)能力強、設計靈活等特點，根據(jù)對稱零面積梯形成形算法仿真邏輯結構圖，設計相應的FPGA程序。采樣得到的脈沖信號首先放入移位寄存器1中存儲，通過加法器、乘法器以及寄存器等實現(xiàn)算法邏輯結構。

圖9 快通道成形算法FPGA實現(xiàn)邏輯圖Fig.9 FPGA realization logic diagram of fast-channel shaping algorithm

2 結果與討論

2.1 快通道脈沖分辨能力

對不同成形時間的快通道對堆積脈沖的分辨率能力不同，論文對其開展了仿真驗證，原始波形數(shù)據(jù)通過JTAG獲取FPGA與ADC采集到的真實核脈沖信號，快通道不同成形時間的仿真結果如圖10所示，從圖中可以看出當原始信號產(chǎn)生堆積時，較窄的150ns快通道成形波形完整，能區(qū)分堆疊的脈沖信號，而450 ns寬快通成形時間成形結果畸形，不能有效識別脈沖個數(shù)，仿真驗證了提升快通道時間可以提升脈沖分辨能力。

圖10 不同快通道時間成形效果Fig.10 Shaping results of the differentfast-channel shaping times

2.2 快通道成形時間與偶然符合效應

為了分析快通道成形時間與偶然符合效應的關系，在不同計數(shù)率的情況下測試了不同快通道成形時間的偶然符合概率。實驗測試系統(tǒng)包括探測器、數(shù)字化多道譜儀以及PC上位機三部分，X射線由MOXTEK的50 kV Monoblock X射線源(TUB00083-AG1)激發(fā)，Cu的特征X射線的能量由KETEK的SDD檢測器(有效面積： 20 mm2)檢測到。上位機測控軟件可控制X射線管管流，達到不同計數(shù)率測試目的。為使得峰總比與計數(shù)率較好的平衡，取入射角為45°、出射角為75°，即X射線管與樣品平面夾角45°，SDD探頭與樣品平面夾角15°。為降低統(tǒng)計漲落對實驗結果的影響，實驗采取多次定時測量的方法，每組數(shù)據(jù)測量3次，每次測量10 min。

在不同計數(shù)率、測試的偶然符合概率如表1所示。

表1中偶然符合概率定義為

(9)

式(9)中，K表示偶然符合概率，N為由于特征峰偶然符合效應形成假峰的全能峰(fullenergy peak)左右0.4 keV能量范圍譜記數(shù)，M為特征峰全能峰左右0.4 keV能量范圍譜計數(shù)。

表1結果表明： 偶然符合概率隨計數(shù)率增加而增加，說明脈沖堆積引起的合峰效應增加。偶然符合概率隨快通道時間減少而減小，說明減少快通道的時間在不同的計數(shù)率情況下都可以明顯降低偶然符合效應。

表1 不同計數(shù)率、快通道時間下偶然符合概率Table 1 Accidental coincidence probabilities vs. different count rate and fast-channel time

2.3 兩種譜儀在不同計數(shù)率下符合效應對比

為了研究本文設計的快慢雙通道數(shù)字化譜儀與傳統(tǒng)的數(shù)字化譜儀偶然符合效應的對比，設計了兩種譜儀在不同計數(shù)率下的對比測試實驗。傳統(tǒng)的數(shù)字化譜儀采用AMPTEK公司DP5脈沖幅度分析器，其快通道成形峰值保持時間最短為50 ns，本文設計的數(shù)字化譜儀快通道采用150 ns。在實驗中逐步增大X光管電流，使樣品被激發(fā)出更多的特征X射線，在不同計數(shù)率下觀察兩種譜儀偶然符合效應的情況。圖11是同一計數(shù)率情況下兩種譜儀的譜線結果，本設計譜儀的Kα峰計數(shù)明顯比DP5低。

圖11 對比測試圖(a)： 譜線圖； (b)： 偶然符合率Fig.11 Result of the comparative test(a)： Spectrum line； (b)： Coincidence rate

如圖11(a)所示，我們使用兩種數(shù)字化譜儀測量了樣品的特征X射線光譜。結果表明，兩種光譜儀測得的特征Kα和Kβ射線的計數(shù)相同，但符合峰計數(shù)DP5的測量結果明顯高于我們的設計，偶然的符合效應更為嚴重。此外，低能段中的DP5計數(shù)太高，我們設計的光譜儀在低能段中出現(xiàn)了幾個可能的特征峰。我們認為有以下幾種原因： (1)高信噪比模擬電路為測量低能射線提供了基本條件，同時降低了譜線的峰本比。(2)高脈沖對分辨率與波形判別算法可以更有效地識別低能射線和噪聲，減少噪聲對低能射線檢測的影響。(3)測量樣品中可能含有某些雜質。具體偶然符合率如圖11(b)所示，從圖11(b)中可看出，在不同的計數(shù)率的情況下，本文設計的快慢雙通道數(shù)字化譜儀比傳統(tǒng)的數(shù)字化譜儀具有更低的偶然符合概率，其原因是本文設計的譜儀采用了低噪聲模擬電路設計以及對稱零面積梯形成形方法。當本文設計的譜儀采用150 ns的快通道時間分辨率的情況下，實驗結果表明偶然符合概率均比DP5測量結果低。通過對比試驗可知，本文設計的譜儀是一種低偶然符合效應的快慢雙通道數(shù)字化譜儀。

3 結 論

偶然符合效應對核脈沖能譜的測量帶來誤差，尤其是在高計數(shù)率情況下更嚴重。減少快通道的時間分辨率可以降低偶然符合效應，但會增大噪聲對快通道成形的干擾。本文在研究了快通道時間對偶然符合效應的影響的基礎上，研制了一種低偶然符合效應的快慢雙通道數(shù)字化譜儀，快通道時間分辨率選擇150 ns，通過設計高信噪比模擬預處理電路以及采用對稱零面積梯形成形降低了噪聲對快通道成形的干擾。通過與傳統(tǒng)數(shù)字化譜儀在不同計數(shù)率情況下偶然符合概率實驗的對比，驗證了本文設計的快慢雙通道數(shù)字化譜儀具有較低偶然符合效應。