王 特,李 杰,畢彥峰,胡陳君

(1.中北大學(xué) 電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室,山西 太原 030051；2.蘇州中盛納米科技有限公司,江蘇 蘇州 215123)

0 引 言

現(xiàn)代化戰(zhàn)爭(zhēng)中,制導(dǎo)彈藥面臨遠(yuǎn)程精確打擊的作戰(zhàn)需求,因此彈體飛行姿態(tài)的準(zhǔn)確獲取至關(guān)重要。加速度等慣性數(shù)據(jù)作為姿態(tài)獲取中最重要的參數(shù),會(huì)直接影響實(shí)時(shí)解算的準(zhǔn)確性[1]。加速度傳感器通常以模擬量輸出,但在進(jìn)行姿態(tài)解算時(shí)需要的卻是數(shù)字量,所以需要對(duì)其進(jìn)行模數(shù)轉(zhuǎn)換[2]。由于三軸傳感器的安裝軸向并不是完全正交的,現(xiàn)有的加速度傳感器在使用之前需要對(duì)傳感器進(jìn)行標(biāo)定,在解算時(shí)還需對(duì)傳感器進(jìn)行軸向補(bǔ)償來減少交叉耦合[3]。

針對(duì)以上問題,提出一種將三軸加速度傳感器模擬量電壓輸出轉(zhuǎn)換為加速度數(shù)字量輸出的方法。三軸加速度計(jì)輸出的模擬信號(hào)經(jīng)調(diào)理后發(fā)送給A/D輸入端,現(xiàn)場(chǎng)可編程門陣列(field programmable gate array,FPGA)控制A/D芯片將三軸加速度計(jì)輸出的模擬信號(hào)轉(zhuǎn)換為數(shù)字量,并通過FPGA將電壓值與標(biāo)定系數(shù)矩陣進(jìn)行一系列的運(yùn)算,將轉(zhuǎn)換得到的加速度量化成為16bit數(shù)字量,相較以往模擬量輸出而言,數(shù)字量輸出精度更高便于處理。

1 系統(tǒng)總體設(shè)計(jì)

系統(tǒng)主要由三軸加速度計(jì)、信號(hào)調(diào)理單元、模數(shù)轉(zhuǎn)換單元、采集控制單元和數(shù)據(jù)處理單元、以及接口轉(zhuǎn)換單元等部分組成。系統(tǒng)的總體框架如圖1所示,FPGA控制A/D芯片將三軸加速度計(jì)輸出的電壓值進(jìn)行模數(shù)轉(zhuǎn)換,通過數(shù)據(jù)處理單元將采集到的電壓數(shù)字量換算為加速度數(shù)字量,并通過RS—422通信協(xié)議輸出。

圖1 系統(tǒng)總體設(shè)計(jì)

三軸加速度計(jì)由3個(gè)兩兩正交的單軸加速度計(jì)組成,信號(hào)調(diào)理單元主要是對(duì)三軸加計(jì)輸出的模擬電壓進(jìn)行放大和濾波后輸入到模數(shù)轉(zhuǎn)換單元,采集控制單元通過FPGA控制A/D芯片將三軸加速度計(jì)輸出的模擬量轉(zhuǎn)換成為數(shù)字量,數(shù)據(jù)處理單元將采集到的數(shù)字量電壓進(jìn)行運(yùn)算后轉(zhuǎn)換成為加速度量化值,最后通過接口單元將其轉(zhuǎn)化為差分信號(hào)傳出。考慮到資源、性能和成本等方面的需求,模數(shù)轉(zhuǎn)換單元采用TI公司的ADS8365芯片,量程為+5 V,采樣精度為16位。采用Xilinx公司的Spartan—6系列FPGAXC6SLX9—144I作為主控芯片,此款芯片有9152個(gè)邏輯單元、102個(gè)可配置I/O,滿足設(shè)計(jì)的需要[4]。

2 理論推導(dǎo)

2.1 基本理論

(1)

G==A·V

(2)

其次根據(jù)表1加速度的測(cè)量范圍以及被轉(zhuǎn)換的量化范圍可以很輕易地計(jì)算出加速度與量化值之間的關(guān)系如式(3)所示,D為加速度量化值。

表1 加速度與其量化值對(duì)應(yīng)關(guān)系

(3)

如果按照上述步驟進(jìn)行計(jì)算,計(jì)算量很大而且浮點(diǎn)數(shù)乘法較多會(huì)導(dǎo)致精度損失。對(duì)以上公式進(jìn)行化簡(jiǎn)可得

(4)

將前三個(gè)等式化簡(jiǎn)后,復(fù)雜的運(yùn)算最終變成矩陣的一次加法和一次乘法運(yùn)算。其中矩陣K和矩陣B為固定參數(shù),可以提前算好并固化到程序中以減少不必要的運(yùn)算,提高運(yùn)算速度以及減少資源的使用?；?jiǎn)后利用整數(shù)和浮點(diǎn)數(shù)的運(yùn)算將浮點(diǎn)數(shù)擴(kuò)大,減少浮點(diǎn)數(shù)之間的乘法,有效地提高運(yùn)算的精度。

2.2 浮點(diǎn)數(shù)精度的選擇

在設(shè)計(jì)FPGA程序之前,需要確定程序中數(shù)據(jù)計(jì)算的精度。FPGA內(nèi)為硬件電路,浮點(diǎn)數(shù)精度越低,所消耗的資源越少。如果單精度浮點(diǎn)數(shù)滿足系統(tǒng)計(jì)算的需要,就不需要使用雙精度浮點(diǎn)數(shù),以此來減少硬件開銷。

根據(jù)式(4),可得到式(5),其中D-B為正整數(shù),所以需要將矩陣運(yùn)算后的結(jié)果取整處理,對(duì)小數(shù)部分進(jìn)行四舍五入

(5)

當(dāng)數(shù)據(jù)精度選擇為單精度時(shí),K矩陣的最小值為10-6,ADS8365的量化值范圍為-32 767～32 768,當(dāng)參數(shù)矩陣K<10-6時(shí)：即Kmn<10-6m,n=1,2,3,可得到

|Knl·DataXMAX+Kn2·DataYMAX+Kn3·DataZMAX|≤10-6×3×32 768=0.098 304,n=1,2,3

近年來，智能交通領(lǐng)域更多涉及到深度學(xué)習(xí)的全面運(yùn)用。在人工智能的操控下，智能化系統(tǒng)針對(duì)實(shí)時(shí)性的當(dāng)前路況就能予以全方位的識(shí)別，然后借助攝像頭來實(shí)現(xiàn)針對(duì)前方路況的預(yù)判。技術(shù)人員憑借人工智能手段還可提取微觀性的路段通行信息，以此來預(yù)測(cè)當(dāng)前所處路段是否表現(xiàn)為堵塞狀態(tài)。通過運(yùn)用宏觀性的道路預(yù)測(cè)手段，針對(duì)即將行駛路段是否具備坑洼現(xiàn)象、路面塌陷以及路面施工等要素都能予以提前預(yù)知，從而保障了車輛得以順利行駛。

(6)

根據(jù)式(6),當(dāng)數(shù)據(jù)小于10-6時(shí),產(chǎn)生的最大值為0.098 304,對(duì)最終結(jié)果的舍入幾乎無法產(chǎn)生任何影響,所以最終程序中數(shù)據(jù)精度采用單精度浮點(diǎn)數(shù)。

3 數(shù)據(jù)處理單元

浮點(diǎn)數(shù)乘法和加法采用Xilinx公司提供的浮點(diǎn)數(shù)IP核進(jìn)行乘法和加法運(yùn)算,用戶可以配置浮點(diǎn)數(shù)的精度為單精度浮點(diǎn)數(shù)、雙精度浮點(diǎn)數(shù)以及自定義精度浮點(diǎn)數(shù)。自定義精度浮點(diǎn)數(shù)可以指定浮點(diǎn)數(shù)的階碼長(zhǎng)度以及小數(shù)長(zhǎng)度。另外,參考Xilinx官方提供的數(shù)據(jù),浮點(diǎn)數(shù)IP核生成的模塊數(shù)據(jù)輸入到產(chǎn)生結(jié)果的延遲、資源的消耗與最高頻率的關(guān)系如圖2所示。延遲越高,資源的使用和頻率上限越高[7]。

圖2 單精度浮點(diǎn)數(shù)乘法/加法器資源使用預(yù)估

綜合考慮到此設(shè)計(jì)的運(yùn)行速度以及資源限制,本設(shè)計(jì)所采用的浮點(diǎn)數(shù)都為兩級(jí)延遲,使能乘法器兩個(gè)時(shí)鐘周期后浮點(diǎn)數(shù)乘法器和加法器的輸出才有效,最高運(yùn)行頻率為82 MHz,完全滿足本設(shè)計(jì)的需求[8]。

在進(jìn)行浮點(diǎn)數(shù)運(yùn)算之前,仍有一個(gè)需要考慮的問題,即A/D芯片輸出的值為16位的有符號(hào)整數(shù),而浮點(diǎn)數(shù)IP核生成的浮點(diǎn)數(shù)乘法器不支持整數(shù)輸入,所以需要將16位有符號(hào)整數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)。Xilinx浮點(diǎn)數(shù)IP核不僅能計(jì)算乘法,還能提供浮點(diǎn)數(shù)和定點(diǎn)數(shù)相互轉(zhuǎn)換的功能[9]。

利用Xilinx浮點(diǎn)數(shù)IP核定點(diǎn)數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)的功能將16位有符號(hào)整數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)時(shí),配置IP核如表2所示,定點(diǎn)數(shù)的整數(shù)部分設(shè)置為16位,小數(shù)部分設(shè)置為0位,輸出選擇單精度浮點(diǎn)數(shù)即可完成轉(zhuǎn)換,并且會(huì)自動(dòng)進(jìn)行四舍五入。

表2 定點(diǎn)數(shù)轉(zhuǎn)浮點(diǎn)數(shù)IP核配置

可表示范圍為-32 768～32 767。

最后的計(jì)算結(jié)果為單精度浮點(diǎn)數(shù),需要將其轉(zhuǎn)換為正整數(shù)。此時(shí)需要將浮點(diǎn)數(shù)轉(zhuǎn)換成為定點(diǎn)數(shù),由于定點(diǎn)數(shù)帶符號(hào)位,所以只有整數(shù)部分為17位時(shí),才能輸出最大65 535的整數(shù)[11,12],浮點(diǎn)轉(zhuǎn)定點(diǎn)IP核配置如表3所示。當(dāng)輸入的浮點(diǎn)數(shù)大于65 535時(shí),浮點(diǎn)數(shù)轉(zhuǎn)定點(diǎn)數(shù)IP核將會(huì)時(shí)鐘輸出65 535。

表3 浮點(diǎn)數(shù)轉(zhuǎn)定點(diǎn)數(shù)IP核配置

可表示范圍為-65 536～65 535。

4 程序設(shè)計(jì)

數(shù)據(jù)計(jì)算的最終結(jié)果通過RS—422接口傳輸,為了提高傳感器輸出的實(shí)時(shí)性,在發(fā)送數(shù)據(jù)包頭時(shí)才開始啟動(dòng)采集,當(dāng)采集處理完畢后,直接將數(shù)據(jù)通過RS—422接口傳輸,在數(shù)據(jù)位后增加幀計(jì)數(shù)和校驗(yàn)和,便于對(duì)數(shù)據(jù)進(jìn)行判讀[10],程序設(shè)計(jì)的總體流程框圖如圖3所示。

圖3 程序總體設(shè)計(jì)

計(jì)算單軸加速度值的程序如圖4所示,三軸電壓數(shù)據(jù)通過定點(diǎn)浮點(diǎn)轉(zhuǎn)換器轉(zhuǎn)換為浮點(diǎn)數(shù),接著通過浮點(diǎn)數(shù)乘法器與矩陣K相乘,將計(jì)算的結(jié)果和矩陣B通過浮點(diǎn)數(shù)加法器加在一起,通過浮點(diǎn)定點(diǎn)轉(zhuǎn)化器轉(zhuǎn)換為正整數(shù)輸出。浮點(diǎn)數(shù)IP核的延時(shí)都為兩個(gè)時(shí)鐘的條件下,數(shù)據(jù)處理最快可以達(dá)到15個(gè)時(shí)鐘,完全滿足115 200波特率的時(shí)序要求。

圖4 單軸加速度量化單元

綜合考慮到資源、速度以及采用的控制芯片資源有限,所以本設(shè)計(jì)采用三級(jí)流水線,降低了資源的使用率減小了面積,將一個(gè)運(yùn)行周期提高到57個(gè)時(shí)鐘,資源使用率降低到了原來的1/3,仍然滿足時(shí)序要求。

5 程序仿真與實(shí)驗(yàn)驗(yàn)證

為驗(yàn)證程序設(shè)計(jì)的正確性,對(duì)所設(shè)計(jì)的程序進(jìn)行功能仿真測(cè)試,仿真所采用的數(shù)據(jù)均為傳感器的真實(shí)數(shù)據(jù),通過式(1)與式(2)計(jì)算,將兩次得到的數(shù)據(jù)進(jìn)行對(duì)比,以此驗(yàn)證程序的正確性。程序仿真驗(yàn)證后為確保程序在最終系統(tǒng)上的運(yùn)行正常,最后在三軸轉(zhuǎn)臺(tái)的位置模式下驗(yàn)證加速度傳感器實(shí)際輸出是否準(zhǔn)確。用六位置法標(biāo)定后得到標(biāo)定系數(shù)矩陣A和零點(diǎn)電壓矩陣VREF

(7)

根據(jù)式(4),可得到固定參數(shù)矩陣K和B

(8)

為驗(yàn)證程序,輸入一組三軸加速度數(shù)據(jù)

(9)

對(duì)以上數(shù)據(jù)進(jìn)行仿真測(cè)試,仿真所用矩陣參數(shù)以及數(shù)據(jù)輸入均為有效數(shù)據(jù),仿真的結(jié)果如表4和圖5所示,對(duì)公式計(jì)算的結(jié)果進(jìn)行四舍五入,與仿真的數(shù)據(jù)進(jìn)行比較證明結(jié)論正確。

表4 公式計(jì)算結(jié)果與仿真結(jié)果對(duì)比

圖5 程序仿真

在程序仿真成功后,進(jìn)行系統(tǒng)級(jí)調(diào)試,將系統(tǒng)裝在三軸轉(zhuǎn)臺(tái)上,以位置模式轉(zhuǎn)動(dòng),分別使系統(tǒng)處于-1,0,1gn來進(jìn)行功能測(cè)試。將采集到的數(shù)據(jù)經(jīng)處理后,得到的數(shù)據(jù)如圖6所示。將接收到的數(shù)據(jù)分析和對(duì)比后,證實(shí)本次設(shè)計(jì)能夠?qū)崿F(xiàn)了三軸加計(jì)的數(shù)字量輸出,且系統(tǒng)輸出的數(shù)據(jù)準(zhǔn)確無誤。

圖6 三軸加速度計(jì)輸出

6 結(jié) 論

實(shí)踐證明：本文所采用的設(shè)計(jì)將傳感器的參數(shù)預(yù)先加入到系統(tǒng)中,使整個(gè)系統(tǒng)成為一個(gè)獨(dú)立的模塊,用戶不需要考慮傳感器的參數(shù)只需要關(guān)心傳感器輸出的加速度值,整個(gè)傳感器的使用更加獨(dú)立高效。經(jīng)過實(shí)驗(yàn)驗(yàn)證,這種轉(zhuǎn)換方式是一種有效的方法,并且可以靈活地配置數(shù)據(jù)的精度以及量化的范圍,在工程實(shí)踐中有著非常重大的意義。