蘇志敏

（武漢地震科學儀器研究院有限公司，湖北咸寧 437012）

0 引言

伴隨可編程邏輯器件CPLD（Complex Programmable Logic Device，復雜可編程邏輯器件）+FPGA（Field-Programmable Gate Array，現(xiàn)場可編程邏輯門列陣）的技術水平不斷提升，其功能日漸強大，效能越發(fā)突出，水平不斷升高，諸如電平接口轉換、邏輯接口設計、高性能數(shù)字信號處理及數(shù)據(jù)采集等技術，均在各領域中得到廣泛應用。可編程邏輯器件實現(xiàn)了電子系統(tǒng)高可靠性、低功耗和小型化，具有投資少、開發(fā)周期較短等優(yōu)點，隨著芯片價格的不斷下降，CPLD+FPGA 器件的應用發(fā)展得到助力。圍繞ARM 處理器（精簡指令集微處理器）+FPGA，從軟、硬件對地震測試系統(tǒng)展開深層化設計，探討如下。

1 系統(tǒng)設計的具體思路

采集系統(tǒng)主要由電源板、數(shù)據(jù)采集板、核心板等構成。地震儀借助加速度傳感器DSU3，將位于x、y、z 三個軸上的加速度信號對外傳送，經過信號調理后，向數(shù)據(jù)采集模塊持續(xù)輸出。數(shù)據(jù)采集模塊將所采集到的采樣信號輸出，儲存在FPGA 中，然后向ARM 傳送，ARM 把數(shù)據(jù)高效率地存入到儲存器中；依據(jù)所接收到的采集信號，高效化且有目的性地處理數(shù)據(jù)，以此判斷地震烈度；由液晶顯示器實時顯示相關數(shù)據(jù)，若發(fā)生異?；蛴械卣鹂赡?，會即刻發(fā)出警報。為了使系統(tǒng)功能變得更加健全與優(yōu)化，系統(tǒng)中額外設置了USB 通信接口模塊，上位機可由此接口讀取采集到的數(shù)據(jù)。

2 系統(tǒng)設計

2.1 系統(tǒng)硬件設計

（1）ARM 核心模塊。ARM 板的核心為Atmel AT91SAM9G20微處理器，通過總線、存儲器、通用IO 管腳與FPGA 保持通信。此處理器由Atmel 公司開發(fā)，為一款功耗降低的控制器，工作頻率能夠達到4000 MHz，片上設備豐富，如媒體存儲接口、通用同/異步發(fā)送接收器及以太網等。ARM 板上設置有大容量CF卡，安裝FAT 文件系統(tǒng)，對地震波形數(shù)據(jù)進行傳輸和本地儲存，還能用于系統(tǒng)控制，如實時傳輸數(shù)據(jù)流等。液晶屏能夠實時顯示系統(tǒng)當前的工作狀態(tài)及各項參數(shù)。串口將調試信息對外輸出。高效化的電源轉換電路可降低系統(tǒng)功耗，電源板實時提供系統(tǒng)運作所需的電源，如供電給地震計反饋電路、檢波器控制電路、標定電路等。

（2）加速度傳感器。DSU3 是3 個數(shù)字加速計，基于微機電技術設計，具有較低功耗，在所有的傾斜角度均能夠維持正常工作狀態(tài)，在全部操作狀態(tài)下均穩(wěn)定、可靠，性能突出。其內部設置的3 個正交組件，準許其對全部3 個軸上的地面運動進行記錄。此傳感器擁有與模擬傳感器相同的功能，且能夠實現(xiàn)與帶有數(shù)字加速計的設備聯(lián)合使用。大部分狀態(tài)下的電源去耦能力，單一電容便能夠消除噪聲干擾，通常將此電容置于電源周圍。此傳感器還有帶寬限制功能，通過在輸出引腳上設置小容量電容，能夠獲得低通濾波功能。如果將帶寬設定成20 Hz，即天然地震頻率，合理選擇濾波電容，此帶寬下的分辨精度是：x、y 軸，1.2×10-3g；z軸，2.5×10-3g；與檢測精度要求相符。

（3）FPGA 邏輯設計。FPGA 芯片的主要功能是采集3 個通道的數(shù)據(jù)，如果3 路數(shù)據(jù)均已經完成各項準備工作，由FPGA 將SPI 數(shù)據(jù)傳輸至狀態(tài)機啟動；啟動后，地震波形數(shù)據(jù)會被緩沖至內部緩沖區(qū)，如果緩沖區(qū)中的數(shù)據(jù)超過特定閥值，會將中斷信號發(fā)送給處理器。在整個中斷處理程序當中，借助系統(tǒng)數(shù)據(jù)程序，將位于緩沖區(qū)的各種數(shù)據(jù)傳送至內存緩沖區(qū)。此后，將數(shù)字信號濾波等耗時任務置于中段下半部，然后進行處理。

（4）USB 接口電路設計。USB 通信可借助FTDI 公司的FT245R 芯片實現(xiàn)，此芯片的引腳依據(jù)功能不同，可分為寫控制信號、發(fā)送緩沖區(qū)空標志、USB 接口及通用引腳等。在整個系統(tǒng)中，此芯片所用的是總線供電方式，其在具體的數(shù)字管腳上，連接于ARM 數(shù)據(jù)端口，通?？山柚鶤RM 對其讀、寫信號進行控制。

2.2 系統(tǒng)軟件設計

（1）配置ARM 內核。下載壓縮內核源文件，修改位于頂層目錄中的Make File 文件，設定目標硬件，明確交叉編譯環(huán)境路徑。利用文本行界面或者圖形界面配置內核，依據(jù)硬件電路與軟件系統(tǒng)功能剪裁內核模塊，定制、編譯和調試操作系統(tǒng)鏡像，且在該環(huán)境上開展驅動程序、應用軟件的開發(fā)，將嵌入式Linux 平臺植入ARM 中：依據(jù)目標設備所對應的硬件配置情況及現(xiàn)實需要，定制內核，開發(fā)、安裝驅動程序，生成鏡像文件，借助網卡把鏡像文件下載至目標設備，調試后向Flash 存儲器燒寫內核及文件系統(tǒng)映像文件等。

（2）設計應用程序。嵌入式應用軟件通常在采集器ARM處理器上運行，而在實際運作中，其會借助Socket 接口與上位PC 機相連，實時接收PC 機端發(fā)送的控制命令，執(zhí)行各項操作。PC 機應用軟件主要由兩部分組成，一為數(shù)據(jù)通信線程，二是主線程。主線程采用的文檔-視圖結構，不僅能為參數(shù)查詢提供方便，而且便于操作、波形存儲、實時波形顯示等功能的設置。數(shù)據(jù)通信線程能夠與硬件之間保持實時通信，且對波形數(shù)據(jù)進行實時接收：①對觸發(fā)參數(shù)進行查詢與設置；②對系統(tǒng)工作參數(shù)進行查詢與設置；③對波形數(shù)據(jù)進行實時接收與儲存；④對數(shù)據(jù)采集器的各項通信參數(shù)進行設置；⑤對標定參數(shù)、進行查詢與設置，且能啟、停標定；⑥對波形進行實時瀏覽。

3 結語

應用地震烈度速報儀DSU3 加速度傳感器，能夠精確采集地震的震動信息，利用各種軟件濾波方法，將原本復雜的地震信號進行簡化與處理，由液晶顯示設備顯示各種數(shù)據(jù)參數(shù)，可視化功能強大。FPGA 有強大的數(shù)據(jù)采集處理功能，ARM 則在運算、可操作性上有著不錯效果，能夠高效處理數(shù)據(jù)。所以，基于ARM+FPGA 對地震測試系統(tǒng)展開軟、硬設計，能使系統(tǒng)更為高效穩(wěn)定，應用效能更突出。