錢海鋒 張宏亮 王蓉

摘要：提出了一種基于ZYNQ+AT86RF215的電力高速載波雙模通信系統(tǒng)無線技術(shù)規(guī)范（HRF）技術(shù)驗證平臺，此平臺采用Xilinx ZYNQ SOC平臺和Atmel AT86RF215射頻收發(fā)芯片搭建，能低成本、快速實現(xiàn)原型芯片的驗證以及芯片模組在研產(chǎn)銷過程中的測量、分析、自動化故障排除。首先介紹ZYNQ+ AT86RF215的驗證平臺的硬件設(shè)計，其次對國網(wǎng)電力線高速載波雙模技術(shù)規(guī)范無線部分（HRF）規(guī)范進行計算機仿真并在平臺上實現(xiàn)，最后討論平臺在原型驗證、測量分析、故障排除等方面的實現(xiàn)方法。

關(guān)鍵詞：高速載波雙模技術(shù)規(guī)范;HPLC;HRF

0引言

電力行業(yè)提出2025年電力率先實現(xiàn)碳達峰，并正通過泛在電力物聯(lián)網(wǎng)、工業(yè)云網(wǎng)、智慧能源等舉措，加速推動碳達峰目標的實現(xiàn)。基于電力線通道的高速載波通信（HPLC）技術(shù)和基于無線通道的高速無線通信（HRF）技術(shù)，是實現(xiàn)輸電、配電、用電信息化和智能化的基礎(chǔ)設(shè)施，具有重要的作用。全流程的系統(tǒng)開發(fā)和應(yīng)用，涉及到協(xié)議、芯片、模組、網(wǎng)絡(luò)等各環(huán)節(jié)，每個環(huán)節(jié)又涉及概念驗證、原型開發(fā)、小批量試制、實驗局驗證等步驟。該流程的周期長，通常有2到3年的時間，專用通信芯片研發(fā)成本高，并且開發(fā)過程存在極高的失敗風險。在這個背景下，需要一種低成本的快速芯片原型驗證平臺，需要能完成協(xié)議開發(fā)的合理性驗證，需要能完成通信芯片流片前的功能性能驗證，需要能完成模組開發(fā)過程中的功能性能驗證，也需要能實現(xiàn)實際網(wǎng)絡(luò)中的故障排除等工作。

本文提出了在ZYNQ+ AT86RF215的架構(gòu)下，實現(xiàn)電力高速載波雙模通信系統(tǒng)無線技術(shù)規(guī)范部分原型系統(tǒng)的設(shè)計。本方案電路具備結(jié)構(gòu)靈活的特點，接收和發(fā)射頻點靈活可調(diào)，適應(yīng)各種頻率部署要求，ARM+FPGA的結(jié)構(gòu)，快速實現(xiàn)協(xié)議開發(fā)，同時具備高動態(tài)范圍等優(yōu)點。

1硬件架構(gòu)

基于ZYNQ+AT86RF215的電力高速載波雙模通信系統(tǒng)無線技術(shù)規(guī)范部分原型系統(tǒng)技術(shù)驗證平臺的硬件架構(gòu)框圖如圖1-0所示。

芯片驗證平臺的硬件架構(gòu)實現(xiàn)分為核心處理板和射頻前端板兩個部分，兩部分之間用并線總線連接，完成供電、時鐘、控制、基帶數(shù)據(jù)等信號在兩個板子之間傳輸，實物如圖1-1。具體處理流程如下：

射頻前端板包括功率放大器（PA）、低噪聲接收器（LNA）和射頻收發(fā)器（Transceiver），其中PA實現(xiàn)發(fā)射信號的放大， LNA實現(xiàn)信號的低噪聲系數(shù)接收，PA和LNA的配合使用，實現(xiàn)了遠距離傳輸?shù)囊螅琓ransceiver采用的是Atmel公司的AT86RF215，是一種雙通道零中頻的軟件無線電解決方案，實現(xiàn)數(shù)模轉(zhuǎn)換DAC、模數(shù)轉(zhuǎn)換ADC、數(shù)字濾波Filter、上變頻DUC、下變頻DDC、自動增益控制AGC等功能。

核心處理板的主芯片為Xilinx Zynq UltraScale+ MPSoCs（ZU3），處理器內(nèi)置四核ARM Cortex-A53和核心FPGA可編程邏輯模塊，實測算力可達1.2TOPS，平均功耗低至5-10W。針對泛在電力物聯(lián)網(wǎng)中通信協(xié)議，ARM采用C語言開發(fā)，實現(xiàn)層2、層3的功能，F(xiàn)PGA采用Verilong語言開發(fā)，實現(xiàn)層1的功能。

兩個處理板的主要規(guī)格參數(shù)如下：

2軟件架構(gòu)

基于ZYNQ+AT86RF215的電力高速載波雙模通信系統(tǒng)無線技術(shù)規(guī)范（HRF）快速驗證平臺的軟件架構(gòu)框圖如圖2所示。

芯片驗證平臺的軟件架構(gòu)實現(xiàn)分為ARM層軟件和FPGA層兩個部分，兩部分之間用DMA完成數(shù)據(jù)的交互。ARM為4個Cortex-A53核和2個RealTime核，實現(xiàn)通信協(xié)議的層2和層3的功能。FPGA為可編程邏輯，實現(xiàn)通信協(xié)議的層1的功能。

3 HRF協(xié)議原型實現(xiàn)

HPLC是高速電力線載波，是在低壓電力線上進行數(shù)據(jù)傳輸?shù)膶拵щ娏€載波技術(shù)。寬帶電力線載波通信網(wǎng)絡(luò)則是以電力線作為通信媒介，實現(xiàn)低壓電力用戶用電信息匯聚、傳輸、交互的通信網(wǎng)絡(luò)。進一步，為了更好的實現(xiàn)這一目標，在HPLC的基礎(chǔ)上增加基于無線通信信道的通信制式HRF，該協(xié)議是本文要進行芯片原型驗證的目標。

在基于ZYNQ+ AT86RF215的驗證平臺上，快速的、低成本的實現(xiàn)HRF通信協(xié)議，以達到芯片原型驗證的目的，其中使用C軟件在4個ARM核實現(xiàn)層2、層3的功能。本文重點論述在FPGA的可編程邏輯上實現(xiàn)的物理層協(xié)議，該部分是芯片驗證的重要部分，分為仿真建模和可編程定點實現(xiàn)兩個過程。

3.1仿真建模

仿真建模采用Matlab軟件，版本號為R2020A，數(shù)據(jù)為雙精度浮點數(shù)，分別實現(xiàn)發(fā)射機和接收機的功能以及性能的仿真驗證。物理層發(fā)射鏈路的仿真實現(xiàn)流程圖3所示。物理層接收鏈路的仿真實現(xiàn)流程圖4所示。

3.2程序?qū)崿F(xiàn)

邏輯實現(xiàn)采用Xilinx Vivado軟件開發(fā)，版本號為R2019.1，數(shù)據(jù)為定點數(shù)，分別實現(xiàn)物理層發(fā)射鏈路和接收鏈路的功能。

系統(tǒng)主時鐘為50MHz，在速度和功耗之間做了折衷?；鶐?shù)據(jù)速率為3.125M，數(shù)模轉(zhuǎn)換DAC和模數(shù)轉(zhuǎn)化ADC的接口速率為4M，因此發(fā)射鏈路要做32倍內(nèi)插，25倍的抽取，接收鏈路要做25倍的內(nèi)插，32倍抽取。為了獲得較好的帶外抑制指標，需要在DA和AD處添加信道濾波器，帶外抑制不低于45dBc，帶內(nèi)平坦度不大于0.1dB。

PL和PS之間的DMA搬移速度為25M，用于PS和PL之間的數(shù)據(jù)傳輸，實現(xiàn)層1和層2、層3之間的協(xié)議幀的交互。系統(tǒng)的數(shù)據(jù)位寬定位16bit，其中Turbo解碼和信道估計的主路徑數(shù)據(jù)定位32位。

完整的發(fā)射鏈路和接收鏈路的實現(xiàn)所需要的資源如下表所示：

3.3測試分析

3.3.1發(fā)射信號頻譜分析：在頻譜儀上，實時顯示RF信號的頻域信號，可以初步查看信號的質(zhì)量，如圖5。

3.3.2 接收數(shù)據(jù)星座圖分析：在信噪比比較理想情況下，抓取QPSK調(diào)制的數(shù)據(jù)進行分析，在分析過程中畫出的星座圖，如下圖6-0 。在信噪比存在惡化情況下，抓取QPSK調(diào)制的數(shù)據(jù)進行分析，在分析過程中畫出的星座圖。如圖6-1。

3.3.3 接收數(shù)據(jù)誤碼率分析：HRF 信號，采用turbo編碼，交織，QPSK星座圖映射，OFDM調(diào)制等操作。接收數(shù)據(jù)經(jīng)過OFDM解調(diào)，信道均衡，星座圖軟判決，解交織，turbo碼的MAX-LOG-MAP解碼算法等。在接收端在線計算信噪比，統(tǒng)計解碼后的誤碼率，然后把統(tǒng)計結(jié)果通過網(wǎng)口送個電腦。通過改變無線信道的信噪比。繪制成曲線，圖7。

3.3.4其他在線測量參數(shù)如下表所示：

3.3.5報文分析：與在線數(shù)據(jù)質(zhì)量分析著重在信號質(zhì)量的分析不同，在線協(xié)議分析著重在層2、層3的協(xié)議報文的實時分析。

實現(xiàn)方式是按照協(xié)議要求，發(fā)送特定報文給其他網(wǎng)元，并獲得該網(wǎng)元的反饋協(xié)議報文。根據(jù)這些報文情況，對網(wǎng)絡(luò)拓撲等信息進行具體分析，獲得網(wǎng)絡(luò)故障信息甚至實現(xiàn)自動化運維。

4結(jié)語

本文提出了一種基于ZYNQ+ AT86RF215的驗證平臺，該平臺具備架構(gòu)靈活、性能優(yōu)越且成本低廉的特點，同時，把泛在電力物聯(lián)網(wǎng)的HRF協(xié)議在該平臺上實現(xiàn)，驗證了平臺的能力，最后，在該平臺上開發(fā)了一些列功能，可以實現(xiàn)數(shù)據(jù)抓取、在線數(shù)據(jù)質(zhì)量分析、在線協(xié)議分析等需求，可以協(xié)助完成驗證、故障排查和自動化運維的工作。平臺驗證的結(jié)果可以直接運用于流片，使得HRF等芯片開發(fā)周期大大縮短。

參考文獻

[1]楊小牛.從軟件無線電到認知無線電，走向終極無線電-無線通信發(fā)展展望[J].中國電子科學研究院學報，2008（1）：1-7.

[2]鄭君里《信號與系統(tǒng)》

[3]李昱燃，楊軍，任志國.FPGA 內(nèi)嵌ARM 的高速數(shù)據(jù)采集系統(tǒng)設(shè)計[J].新器件新技術(shù)，2019（6）：54-59.

[4]詹書榮，黃春暉.Turbo譯碼器滑動窗的改進及其FPGA設(shè)計.電力學報.