童偉　王測(cè)天　王亞文　鄔海峰 林倩

摘要：本文介紹了一種基于0.5 μm GaAs pHEMT工藝的L波段高線性度驅(qū)動(dòng)放大器（DA）。該雙級(jí)放大器由堆疊結(jié)構(gòu)構(gòu)成，基于自偏置技術(shù)與負(fù)反饋技術(shù)，該放大器在保持低噪聲的同時(shí)能夠具有高線性度。實(shí)測(cè)結(jié)果顯示，在0.5-1GHz寬頻帶范圍內(nèi)，輸入以及輸出反射系數(shù)均低于﹣20 dB，帶內(nèi)的典型噪聲系數(shù)為0.6 dB，輸出功率1dB壓縮點(diǎn)大于17 dBm。芯片尺寸為0.8×0.75 mm2。因此，該芯片在兼顧低噪聲的同時(shí)具有極佳的線性度特性和高增益，具有廣泛的市場(chǎng)應(yīng)用前景。

關(guān)鍵詞：堆疊;低噪聲;GaAs pHMET;高線性度;寬帶驅(qū)動(dòng)放大器

1 概述

隨著4G、5G無(wú)線通信系統(tǒng)的發(fā)展，移動(dòng)通信的基站系統(tǒng)對(duì)射頻前端中的寬帶驅(qū)動(dòng)放大器的性能提出了低噪聲、良好輸入輸出駐波匹配以及高線性度等要求。尤其在5G無(wú)線通信系統(tǒng)中，700MHz左右的頻段具有傳播損耗低、覆蓋范圍廣、穿透能力強(qiáng)的特點(diǎn)而得到廣泛應(yīng)用，因此系統(tǒng)迫切需求覆蓋700MHz左右的頻段的低噪聲、寬匹配以及高線性度的驅(qū)動(dòng)功率放大器芯片。為實(shí)現(xiàn)較低的噪聲和高線性度，現(xiàn)有商用寬帶驅(qū)動(dòng)放大器芯片往往采用傳統(tǒng)的兩級(jí)共源放大器采用分別饋電的方式工作，并且前級(jí)晶體管通過(guò)電阻降壓獲得合適的漏壓來(lái)改善噪聲系數(shù)，從而造成芯片功耗增加。

本文設(shè)計(jì)了一種堆疊結(jié)構(gòu)的驅(qū)動(dòng)放大器芯片結(jié)構(gòu)，利用堆疊（Stacked）結(jié)構(gòu)大幅提高輸出阻抗匹配，拓展帶寬;同時(shí)，采用電感串聯(lián)負(fù)反饋結(jié)構(gòu)優(yōu)化線性度與輸入匹配的同時(shí)保證低噪聲性能;采用自偏置技術(shù)減少外圍電路的復(fù)雜度。芯片流片后，測(cè)試結(jié)果顯示該芯片在低功耗情況下，具有優(yōu)異的寬帶低噪聲性能和高線性度指標(biāo)。

2 芯片結(jié)構(gòu)

本論文的驅(qū)動(dòng)寬帶放大器電路采用堆疊放大器電路結(jié)構(gòu)，如圖1所示，同時(shí)采用單電源供電模式。共源級(jí)電路使用源極串聯(lián)電感負(fù)反饋結(jié)構(gòu)來(lái)增加輸入阻抗;在堆疊結(jié)構(gòu)中，共源電路對(duì)芯片性能的影響占主導(dǎo)作用，為減小工藝波動(dòng)對(duì)性能的影響，共源級(jí)電路偏置采用有源偏置結(jié)構(gòu);共柵級(jí)電路偏置直接采用電阻分壓結(jié)構(gòu)。同時(shí)本電路使用了RC負(fù)反饋結(jié)構(gòu)，來(lái)調(diào)節(jié)輸入輸出匹配，并擴(kuò)展帶寬。Stacked結(jié)構(gòu)與傳統(tǒng)共源共柵（Cascode）晶體管的不同之處在于堆疊結(jié)構(gòu)中的柵極匹配電容的容值較小，用于實(shí)現(xiàn)堆疊晶體管的最佳源極阻抗匹配，而傳統(tǒng)Cascode晶體管的堆疊柵極補(bǔ)償電容容值極大，從而將柵極實(shí)現(xiàn)交流接地。

共源晶體管M1和共柵晶體管M2的柵寬分別為8×100 μm和8×120 μm。電感L1源極串聯(lián)負(fù)反饋電路能夠調(diào)節(jié)輸入匹配與增益。電容C1和電阻R1為輸出端到輸入端的負(fù)反饋電路，能夠調(diào)節(jié)輸入與輸出阻抗，增加帶寬，改善穩(wěn)定性能;電容C2和電阻R2為輸出端到共柵管M2柵極的負(fù)反饋電路，能夠改善電路穩(wěn)定性、調(diào)節(jié)增益并改善線性度性能;電容C3和電阻R3為共柵管M2柵極到地通路，改善電路穩(wěn)定性。為實(shí)現(xiàn)單電源供電，本方案采用自偏置技術(shù)，包括有源偏置和電阻分壓結(jié)構(gòu)。本電路需要具有一定的抗靜電沖擊能力，在電路的所有對(duì)外端口均加有ESD二極管進(jìn)行靜電防護(hù)。

3 實(shí)驗(yàn)結(jié)果

采用0.5 μm的GaAs pHEMT工藝流片加工后，該芯片厚度為100 μm，芯片尺寸為0.8×0.75 mm2。如圖2所示為其芯片照片。利用定制的芯片測(cè)試夾具進(jìn)行測(cè)試后，施加工作電壓5 V，測(cè)試得靜態(tài)電流83mA。圖3為測(cè)試的增益、駐波曲線。從測(cè)試結(jié)果中可以看出，增益測(cè)試結(jié)果的高頻部分漲了1dB左右，具有一定正斜率，在0.5-1 GHz典型增益約為20dB。輸入與輸出反射系數(shù)較好，均小于-20 dB。圖4噪聲系數(shù)和線性度測(cè)試結(jié)果，在工作頻段內(nèi)噪聲系數(shù)約為0.6dB，輸出P-1dB大于17 dBm，OIP3大于39 dBm。

4 結(jié)論

本論文采用0.5 μm GaAs pHEMT工藝研制了一款0.5-1GHz高線性度驅(qū)動(dòng)放大器芯片，芯片尺寸為0.8×0.75 mm2。在0.5-1GHz頻帶內(nèi)測(cè)試結(jié)果顯示：驅(qū)動(dòng)放大器芯片增益為20 dB，噪聲系數(shù)典型值為0.6 dB，輸入、輸出反射系數(shù)小于-20 dB，P-1dB大于17dBm，OIP3性能大于39dBm。在5V工作電壓下，芯片的靜態(tài)電流為83mA。該芯片可以滿足相關(guān)無(wú)線通信系統(tǒng)前端的需求。

參考文獻(xiàn)

[1]S. Hu， W. Zhong， H. Gao， et al.， “A novel Darlington Cascode broadband drive power amplifier in 2μm InGaP/GaAs HBT technology，” IEEE Wireless & Microwave Technology Conference. 2012.

[2]S. Hu， et al.， “A 0.2–6 GHz linearized Darlington- Cascode broadband power amplifier，” IEICE Electronics Express， 15（8）， 2018.