尹遠 黃嵩人

摘要：隨著信息技術(shù)發(fā)展，高分辨率的微顯示器已廣泛應(yīng)用于移動電子設(shè)備中，傳統(tǒng)顯示接口難以滿足其高速率傳輸、低功耗、抗干擾、兼容性高等要求，因此本文針對以上問題，提出了一種基于MIPI DSI協(xié)議，并應(yīng)用于高分辨率微顯示芯片的顯示驅(qū)動接口的設(shè)計。

關(guān)鍵詞：微顯示;MIPI協(xié)議;顯示驅(qū)動接口

0引言

微顯示芯片是一種特殊形態(tài)的顯示器，其物理尺寸小，功耗較低，分辨率高，目前主要應(yīng)用的產(chǎn)品形態(tài)有：LCOS微顯示器，OLED微顯示器，LCD微顯示器等。也可以通過光學(xué)系統(tǒng)產(chǎn)生大屏幕系統(tǒng)，常用于投影系統(tǒng)和近眼顯示系統(tǒng)中。其應(yīng)用領(lǐng)域廣泛，如VR眼鏡、AR智慧眼鏡、軍用頭盔、微型投影儀、車載抬頭顯示等電子設(shè)備。

隨著消費級電子設(shè)備的發(fā)展，微顯示芯片應(yīng)用的電子產(chǎn)品越來越多，顯示的分辨率不斷增強，對顯示效果的要求也日益提高，需要傳輸?shù)臄?shù)據(jù)量和速率也越來越大，同時還要求設(shè)備保持高性能和低功耗，傳統(tǒng)的顯示接口已滿足不了諸多要求。因此本文針對這種情況，設(shè)計了一種適用于高分辨率微顯示芯片的MIPI DSI顯示驅(qū)動接口。

1MIPl DSl協(xié)議介紹

MIPI DSI是MIPI（Mobile Industry ProcessorInterface，移動業(yè)處理器接口）聯(lián)盟為了對移動設(shè)備的外設(shè)接口標準進行統(tǒng)一，以提高系統(tǒng)兼容性、設(shè)計性能和效率，而提出的一種顯示接口標隹。DSI接口是一種高速的串行顯示接口，可實現(xiàn)高分辨率顯示，而且有功耗低、抗干擾強的特點。

圖1所示是簡化的DSI接口示意圖，主機可以發(fā)送高速像素數(shù)據(jù)和低速命令給從機，并可以從從機設(shè)備中讀取狀態(tài)或像素信息。主機和從機之間的通信一般是配置1對差分時鐘通道，1-4對數(shù)據(jù)通道。

M1PI DSl支持兩種基本操作模式，分別為命令模式（Command Mode）和視頻模式（Video Mode）。命令模式是指主機端向從機設(shè)備發(fā)送命令和數(shù)據(jù)，轉(zhuǎn)換為DBI格式，對顯示設(shè)備進行讀寫操作，以此來間接控制從機端的外圍設(shè)備的工作狀態(tài)。另外從機端會通過雙向的數(shù)據(jù)通道0返回相關(guān)數(shù)據(jù)，主機端因此也可以讀取到從機設(shè)備的狀態(tài)信息和緩存內(nèi)容。視頻模式主要是通過數(shù)據(jù)通道在高速傳輸模式下，由主機單向傳輸給從機以圖像顯示或視頻數(shù)據(jù)，從機接收到進行解碼后，最終將其轉(zhuǎn)為DPI時序格式直接傳送給顯示設(shè)備，進行實時顯示。

DSI接口支持兩種傳輸模式，分別為高速數(shù)據(jù)傳輸模式（High-Speed Mode）和低功耗模式（Low-PowerMode）。其中所有的數(shù)據(jù)通道都可以用于單向的高速數(shù)據(jù)傳輸，如傳輸圖片和視頻數(shù)據(jù)。低功耗模式下的傳輸只通過雙向的laneO進行，如低速數(shù)據(jù)和控制命令，速率可達10Mbit/s。時鐘通道傳輸高速傳輸過程中的同步時鐘信號，采用高速DDRB寸鐘，速率可達到1Gbit/s。

MIPI DSI協(xié)議中規(guī)定數(shù)據(jù)是以數(shù)據(jù)包的形式傳輸，根據(jù)包的長度不同，分為長包和短包。短包固定4個字節(jié)長度，由標識符DI、dataO、datal、ECc校驗碼組成，如圖2所示。長包是由包頭、包數(shù)據(jù)、包尾組成，如圖3所示。包頭是由DI、指定數(shù)據(jù)包中數(shù)據(jù)個數(shù)的WC、ECC碼組成，包尾是16bit的校驗和，長包的總長度范圍為6-65541字節(jié)。

2DSl接口工作原理

本文的設(shè)計目標是實現(xiàn)基于MIPI協(xié)議的顯示接口的設(shè)計，支持4路通道的高速數(shù)據(jù)傳輸，包括圖片或視頻，通道0實現(xiàn)Escape模式下的低功耗傳輸模式，用以傳輸?shù)退倏刂泼罨驍?shù)據(jù)，且支持laneO雙向數(shù)據(jù)傳輸，時鐘通道傳輸高速同步時鐘信號，支持RGB888格式的數(shù)據(jù)輸出，具有ECC校驗、CRC校驗功能等。

高速模式下，通道上有兩種狀態(tài)：Hs-O、HS-1。在低功耗模式下，laneO上有四種狀態(tài)：LP-00、LP-0l、LP-10、LP-11。根據(jù)總線上檢測到不同的電平序列后，分別進入或退出相應(yīng)的模式，如圖4所示為從機通道工作的狀態(tài)轉(zhuǎn)移圖，可在高速模式、Escape模式、TA（Tumarotmd）模式之間切換。

所有的數(shù)據(jù)通道都支持高速數(shù)據(jù)傳輸模式，從機接收來自主機的高速串行數(shù)據(jù)進行編解碼。在空閑的時間段，通道處于LP-11狀態(tài)。當(dāng)從機端接收到發(fā)自主機端的序列：LP-11→LP-01→LP-00，即高速請求序列，之后便準備進入高速數(shù)據(jù)傳輸模式接收高速數(shù)據(jù)。如需退出高速模式，則發(fā)送EOT→LP-11。圖5為高速傳輸時序圖，定義了整個高速傳輸過程的方式和時序。當(dāng)從機端接收到高速模式下傳輸?shù)臄?shù)據(jù)后，會將數(shù)據(jù)包中的像素數(shù)據(jù)解析出來，生成RGB格式數(shù)據(jù)、同步信息、有效信息等，通過DPI接口輸出給顯示端進行顯示成像。

當(dāng)從機檢測到主機發(fā)送序列：LP-11→LP-10→LP-00→LP-O1→LP-00，進入Escape模式。之后等待主機發(fā)送8bit的命令，可進入其中的三種模式：ULPs超低功耗模式、LPDT低功耗數(shù)據(jù)傳輸模式、Trigger模式。除了laneO都支持外，其他數(shù)據(jù)通道只支持其中的超低功耗模式。其中使用較多的是低速數(shù)據(jù)傳輸模式，laneO通過此模式可傳輸控制命令或數(shù)據(jù)。退出Escape模式主機需發(fā)送序列：LP-10→LP-11。

進入TA模式需要發(fā)送請求序列：LP-11→LP-10→LP-00→LP-10→LP-00，之后主機會釋放總線控制權(quán)，由從機獲得總線控制權(quán)，通過lane0發(fā)送低速數(shù)據(jù)返回給主機，數(shù)據(jù)內(nèi)容一般是響應(yīng)信息、錯誤報告、結(jié)束包等，發(fā)送完畢后從機會發(fā)送TA模式的序列請求，將總線控制權(quán)交還給主機。退出TA模式發(fā)送序列LP-00→LP-10→LP-11即可。

3MIPI DSl電路設(shè)計

依據(jù)MIPI DSI協(xié)議的層次劃分，將DSI接口電路分為物理傳輸層模塊、底層協(xié)議層模塊、通道管理層模塊、應(yīng)用層模塊4個主要模塊，系統(tǒng)設(shè)計方案如圖6所示。

1）物理傳輸層：本層只要由時鐘通道控制模塊、數(shù)據(jù)通道控制模塊組成，其中數(shù)據(jù)通道控制模塊又分為數(shù)據(jù)通道0控制模塊和其他數(shù)據(jù)通道控制模塊。時鐘通道控制模塊，主要實現(xiàn)了檢測時鐘通道LP→HS和HS→LP的模式切換。數(shù)據(jù)通道控制模塊，主要完成了4個數(shù)據(jù)通道的高速模式和低功耗模式相互之間的切換檢測，數(shù)據(jù)通道0的Escape模式和TA模式的檢測。將接收到的高速模式和低功耗模式下的串行輸入數(shù)據(jù)轉(zhuǎn)為并行數(shù)據(jù)，并傳輸給通道管理層。將TA模式的返回數(shù)據(jù)進行并串轉(zhuǎn)化，再通過laneO傳輸給主機。

2）通道管理層：主要分為高速數(shù)據(jù)接收模塊、低功耗模式數(shù)據(jù)接收模塊，以及時鐘切換模塊。完成4個數(shù)據(jù)通道的高速模式的SOT序列檢測，接收物理傳輸層發(fā)送過來的低功耗模式命令和數(shù)據(jù)。實現(xiàn)數(shù)據(jù)融合功能，將多通道的數(shù)據(jù)恢復(fù)原有字節(jié)順序，并整合起來。時鐘切換模塊實現(xiàn)高速時鐘、低功耗下時鐘，以及TA模式下的不同時鐘的切換。

3）底層協(xié)議層：主要完成高速模式和低功耗接收模式的數(shù)據(jù)包的解碼和編碼，及ECC、CRC檢測。當(dāng)接收來自物理傳輸層的數(shù)據(jù)時，對高速和低功耗模式的數(shù)據(jù)包進行解碼，檢測數(shù)據(jù)包的類型，根據(jù)長短包分別進行處理，并對ECC碼進行檢測校驗、糾錯，以及CRC校驗。對接收到的低速返回數(shù)據(jù)包編碼打包，主動生成對應(yīng)的ECC校驗碼、CRC校驗碼，以返回主機以響應(yīng)（ACK）和錯誤報告（Error Report）另外需要處理來自物理層的錯誤信號和Trigger信號，以及本層內(nèi)檢測出的ECC校驗錯誤和CRC校驗錯誤。

4）應(yīng)用層：這部分直接與顯示端連接，將接收到的數(shù)據(jù)和命令進行譯碼，分別可以進入視頻模式和命令模式，最后轉(zhuǎn)換成顯示端能識別的DBI格式或DPI格式。進入視頻模式后，將接收到的高速像素數(shù)據(jù)轉(zhuǎn)為符合顯示端兼容的DPI時序的數(shù)據(jù)，然后進行顯示。當(dāng)進入命令模式，將低功耗接收的數(shù)據(jù)包解碼，之后轉(zhuǎn)成DBI格式數(shù)據(jù)寫到相應(yīng)寄存器中。有時還需要從顯示端讀到的DBI格式，然后將其編碼轉(zhuǎn)為DSI接口數(shù)據(jù)，最后通過lane0發(fā)送給主機。

另外還有12C配置模塊，用于對各模塊進行參數(shù)配置，確保設(shè)計的成功實現(xiàn)，也可方便驗證和芯片調(diào)試，提高該設(shè)計的靈活性和兼容性。

4DSl接口仿真與測試

4.1仿真平臺及方案

圖7所示為此接口設(shè)計的仿真策略圖，模擬MIPI主機發(fā)送機制，通過數(shù)據(jù)通道發(fā)送高速數(shù)據(jù)，通過數(shù)據(jù)通道0發(fā)送低功耗數(shù)據(jù)，該設(shè)計作為MIPI從機，接收數(shù)據(jù)后進行編解碼，最終將相應(yīng)的數(shù)據(jù)和命令輸出，通過觀察驗證端口的仿真波形或數(shù)據(jù)比對，來確定設(shè)計是否完成對應(yīng)的功能要求。

4.2仿真結(jié)果及分析

運行仿真后得到如圖8所示的波形圖，可以看出4個通道都支持高速數(shù)據(jù)傳輸模式，能將接收到串行數(shù)據(jù)轉(zhuǎn)為并行數(shù)據(jù)，從數(shù)據(jù)包中解碼出圖像數(shù)據(jù)信息，如RGB數(shù)據(jù)、數(shù)據(jù)有效信號、行同步信號、幀同步信號等，符合設(shè)計的功能要求，高速功能通過驗證。其他功能也是同理進行驗證，不再贅述。

4.3FPGA原型驗證

在芯片流片前需要進行FPGA原型驗證，將ASIC代碼移植到FPGA上，進行硬件上的驗證，這樣更接近芯片實際情況，本質(zhì)上模擬芯片的實際性能和應(yīng)用，通過FPGA快速實現(xiàn)硬件模塊，縮短開發(fā)時間，提高開發(fā)的效率，同時可以降低流片的風(fēng)險和成本，所以也是芯片設(shè)計中的重要流程。如圖9為FPGA言行驗證的平臺，由MIPI主機、轉(zhuǎn)接板、連接線、FPGA開發(fā)板等組成，驗證通過后進行流片。

5結(jié)語

本文介紹了一種基于MIPI協(xié)議，且應(yīng)用于高分辨率微顯示驅(qū)動的接口設(shè)計，該接口設(shè)計采用了四通道的數(shù)據(jù)差分數(shù)據(jù)通道和1對高速差分時鐘通道。首先介紹了微顯示和MIPI接口的研究必要性，接著介紹了MIPI DSI協(xié)議，之后著重講述了MIPI DSI接口設(shè)計的工作原理，以及設(shè)計的系統(tǒng)方案、主要模塊的工作流程，最后介紹了仿真和FPGA驗證的過程及結(jié)果分析。支持高速傳輸模式、Escape模式、TA反向傳輸模式，在低功耗模式下傳輸速率10 MbiI/s，高速數(shù)據(jù)傳輸速率可達到900 Mbit/s。目前已完成設(shè)計，并經(jīng)過反復(fù)的仿真和驗證，達到了設(shè)計要求，已完成流片。