白曉慧

（中國電子科技集團(tuán)公司第38研究所，安徽合肥230088）

0 引言

數(shù)字波束形成(DBF)是在原來模擬波束形成原理的基礎(chǔ)上，引入數(shù)字信號(hào)處理方法后建立起來的一門雷達(dá)新技術(shù)[1]。它是針對(duì)陣列天線，利用陣列天線的孔徑，通過數(shù)字信號(hào)處理在期望的方向形成接收波束。這種技術(shù)充分利用了陣列天線所檢測(cè)到的空間信息，可以方便地獲得超分辨和低副瓣的性能，實(shí)現(xiàn)波束掃描、自校準(zhǔn)和自適應(yīng)波束形成等。原則上講，數(shù)字波束形成技術(shù)對(duì)雷達(dá)系統(tǒng)的發(fā)射和接收都可應(yīng)用，但是在接收狀態(tài)下才真正體現(xiàn)出它的特點(diǎn)：1）同時(shí)形成多個(gè)可控波束，以適應(yīng)在特定的干擾環(huán)境下對(duì)多個(gè)目標(biāo)進(jìn)行探測(cè)、跟蹤；2）波束位置的無慣性捷變，實(shí)現(xiàn)重復(fù)周期內(nèi)的波束時(shí)分控制和功率匹配；3）天線方向圖可以實(shí)現(xiàn)有源干擾的自適應(yīng)置零，從而有效抑制干擾等。DBF技術(shù)的成功應(yīng)用必將對(duì)現(xiàn)代雷達(dá)技術(shù)的發(fā)展產(chǎn)生重大影響。本文充分利用FPGA資源豐富、處理靈活的優(yōu)勢(shì)以及PPC實(shí)時(shí)多核的特點(diǎn)，在基于VPX開發(fā)平臺(tái)上進(jìn)行了DBF的工程實(shí)現(xiàn)。

1 數(shù)字波束形成基本原理

數(shù)字波束形成就是用數(shù)字處理方法[2]，對(duì)于某一方向入射信號(hào)，補(bǔ)償由于傳感器在空間位置不同而引起的傳播波程差導(dǎo)致的相位差，實(shí)現(xiàn)同相疊加，從而實(shí)現(xiàn)該方向的最大能量接收，完成該方向上波束形成。圖1示出了數(shù)字波束形成的原理方框圖。

圖1 數(shù)字波束形成原理方框圖

在數(shù)字陣列雷達(dá)中，陣列天線的每一個(gè)陣元都接有一個(gè)數(shù)字T/R模塊，數(shù)字T/R模塊具有獨(dú)立的接收通道和發(fā)射通道[3]。每個(gè)陣元接收的射頻回波信號(hào)送至數(shù)字T/R模塊的接收通道，經(jīng)過低噪聲高放、下變頻轉(zhuǎn)換成中頻信號(hào)，對(duì)中頻信號(hào)進(jìn)行A/D采樣和數(shù)字鑒相，最后輸出正交的I/Q數(shù)字信號(hào)。對(duì)每個(gè)T/R模塊接收通道輸出的I/Q數(shù)字信號(hào)分別進(jìn)行復(fù)加權(quán)和求和運(yùn)算處理，形成所要求的波束。

2 基于VPX平臺(tái)的DBF新架構(gòu)

數(shù)字波束形成設(shè)計(jì)采用FPGA+PPC的VPX架構(gòu)的信號(hào)處理設(shè)備。數(shù)字波束形成算法的核心主要包含接收權(quán)重計(jì)算和波束權(quán)重合成處理2個(gè)模塊。其中，接收權(quán)重計(jì)算由PPC通過軟件編程實(shí)現(xiàn)，主要包括權(quán)重相位計(jì)算、幅度加權(quán)計(jì)算和自適應(yīng)抗干擾權(quán)重計(jì)算等功能；波束合成的過程通過FPGA實(shí)現(xiàn)，輸出對(duì)應(yīng)的波束數(shù)據(jù)，如圖2所示。

圖2 數(shù)字波束形成實(shí)現(xiàn)框圖

2.1 DBF處理器硬件平臺(tái)

DBF板中有2片XC7VX690T的FPGA。該FPGA內(nèi)部具有3 600個(gè)乘法器單元和80個(gè)GTH高速收發(fā)器，保障了任務(wù)的資源需求。每片F(xiàn)PGA外接48通道光纖模塊，每路數(shù)據(jù)率不低于10 Gbps。DBF分機(jī)中DBF處理模塊的處理能力決定了設(shè)備量的大小，DBF處理模塊包含2片Xilinx V 7 690T大規(guī)模FPGA、8個(gè)24合1光模塊（4收4發(fā)）。96通道DBF模塊通過板載的96路光纖通道，接收前端寬帶采集模塊傳輸過來的AD采樣量化后的信號(hào)數(shù)據(jù)，通過光纖將DBF處理后多波束I/Q數(shù)據(jù)輸出給服務(wù)器。圖3為VPX接口Xinlix-DBF板資源組成示意圖。

該模塊主要實(shí)現(xiàn)波束形成器的功能，完成校正模式以及正常工作模式下的數(shù)據(jù)采集，與天線陣元DAM之間的接口控制和信號(hào)處理服務(wù)器后端的接口控制等功能。波束形成實(shí)現(xiàn)整個(gè)陣面發(fā)射波束控制和接收數(shù)字波束形成。

2.2 PPC模塊處理器

PPC模塊處理器是一款符合VITA 46規(guī)范的6U VPX信號(hào)處理版，板載2顆高性能T 4240芯片的12核24線程的PowerPC處理器。每顆處理器獨(dú)享6 GB DDR3L SDRAM，采用Serial RapidIO 2.1內(nèi)部和外部數(shù)據(jù)交換、VSILIB AltiVec運(yùn)算庫，以ReDes系統(tǒng)開發(fā)和調(diào)試平臺(tái)，采用風(fēng)冷散熱設(shè)計(jì)。

恩智浦公司的T 4240時(shí)本板主要的計(jì)算處理單元。外部系統(tǒng)時(shí)鐘為100 MHz，為處理器內(nèi)部Platform總線和外部的DDR3L SDRAM提供600 MHz的工作時(shí)鐘，為處理器提供1 500 MHz工作時(shí)鐘。T 4240運(yùn)行VxWorks操作系統(tǒng)，支持12核24線程SMP工作模式。

每顆T 4240處理器有3個(gè)獨(dú)立的DDR3內(nèi)存控制器，每個(gè)控制器外接64位寬、2 048 MB DDR2 SDRAM，支持ECC校驗(yàn)。全板共有12 GB DDR3L SDRAM內(nèi)存，由24片16 bits×32 Meg×8 banks的內(nèi)存芯片組成。

每顆T 4240處理器的總線上都配有一片NOR FLASH芯片，容量為256 MB，位寬為16位，可用于存儲(chǔ)boot loader、操作系統(tǒng)和應(yīng)用程序等。

程序開發(fā)使用風(fēng)河公司的Work Bench 4.0，這是一款基于Java的仿真開發(fā)軟件。WorkBench 4.0集成開發(fā)軟件上可以運(yùn)行VxWorks嵌入式操作系統(tǒng)。

3 基于VPX平臺(tái)的DBF的工程實(shí)現(xiàn)

3.1 設(shè)計(jì)思路

項(xiàng)目中，基于VPX平臺(tái)的DBF處理過程，首先需要建立PPC與FPGA之間的RapidIO通路，通路建立完成后，PowerPC與FPGA之間就可以通過DMA傳輸方式進(jìn)行數(shù)據(jù)的交互。在這種傳輸機(jī)制的基礎(chǔ)上，PowerPC從波束調(diào)度通過RapidIO方式讀取波位包信息，在PowerPC內(nèi)部進(jìn)行自適應(yīng)權(quán)值的計(jì)算和控制碼的計(jì)算。然后將權(quán)值通過RapidIO傳輸給FPGA，F(xiàn)PGA將權(quán)值緩存，控制碼通過光纖傳送給DAM之后，進(jìn)行數(shù)據(jù)采集，采集到的數(shù)據(jù)和緩存的權(quán)值進(jìn)行波束合成，最終將合成的結(jié)果通過RapidIO總線發(fā)送給信號(hào)處理機(jī)箱。DBF的工程實(shí)現(xiàn)如圖4所示。

圖3 VPX接口Xinlix-DBF板資源組成示意圖

圖4 DBF工程實(shí)現(xiàn)圖

3.2 DBF權(quán)值計(jì)算

對(duì)于某一方向的數(shù)字波束形成要完成下列計(jì)算[4]

式中，f(t)為目標(biāo)接收信號(hào)，k為波束號(hào)，d為相鄰陣元的間距，λ為發(fā)射載波波長，α為目標(biāo)信號(hào)相對(duì)天線陣面發(fā)線的入射角，n為第n個(gè)通道，N為天線陣面上垂直向排列的陣元數(shù)，W為加權(quán)系數(shù)，C為校正系數(shù)，β為波束指向。

可以看出，當(dāng)滿足α=β時(shí)，該波束接收到的信號(hào)最大，其他方向的波束信號(hào)幅度下降。影響波束形成加權(quán)系數(shù)的因素有以下幾個(gè)方面：接收波束的空間角度；波束指向系數(shù)；對(duì)應(yīng)頻點(diǎn)的校正系數(shù)以及內(nèi)外場差系數(shù)；窗函數(shù)。

下面著重介紹抗干擾自適應(yīng)波束形成權(quán)重計(jì)算。圖5給出了自適應(yīng)抗干擾處理框圖。自適應(yīng)處理器根據(jù)主、輔通道接收的信號(hào)計(jì)算出一組權(quán)系數(shù)，調(diào)節(jié)輔助通道的幅度與相位，從而在有源干擾方向自適應(yīng)形成零點(diǎn)，達(dá)到抑制有源干擾的目的。

圖5 抗干擾自適應(yīng)波束權(quán)重計(jì)算

圖5中y0(t)表示在t時(shí)刻主天線的接收信號(hào)，y1(t)，y2(t)，…，yN(t)為各輔助天線接收信號(hào)，N為輔助天線數(shù)。t時(shí)刻輔助通道接收電壓矢量表示為：

由相應(yīng)算法得出的最優(yōu)權(quán)值矢量表示為：

根據(jù)最優(yōu)化算法，自適應(yīng)權(quán)值為：

式中，R0=E(X×y*0(t))，表示主通道與輔助通道的互相關(guān)矩陣。R=E(Y×YH)表示各輔助通道間的協(xié)方差矩陣。

同時(shí)對(duì)主輔通道進(jìn)行采樣，然后形成互相關(guān)矩陣和協(xié)方差矩陣，從而求出自適應(yīng)權(quán)值，調(diào)節(jié)輔助通道的幅度與相位，再與主通道信號(hào)進(jìn)行疊加，完成對(duì)消運(yùn)算，達(dá)到抑制有源干擾的目的。

3.3 接收校正

接收通道幅相一致性是影響DBF性能的關(guān)鍵因素[5-6]。實(shí)際工程應(yīng)用中，要求DBF處理采用多個(gè)接收通道，各個(gè)通道之間的幅度相位一致性和通道本身的平穩(wěn)性是DBF實(shí)現(xiàn)的關(guān)鍵。實(shí)際上采用的是用測(cè)試信號(hào)對(duì)通道進(jìn)行校正，以此對(duì)外部回波進(jìn)行波束形成得到各個(gè)不同波束指向的接收信號(hào)。

數(shù)字波束網(wǎng)絡(luò)校正主要測(cè)量通道間的相對(duì)延遲和各個(gè)頻點(diǎn)上幅相誤差。內(nèi)校正源和外校正源發(fā)射測(cè)試信號(hào)，內(nèi)校正源通過功分器同時(shí)耦合到具體列陣元上，所有接收通道在FPGA中根據(jù)采集觸發(fā)信號(hào)，同時(shí)采集校正數(shù)據(jù)，在PPC中通過計(jì)算校正數(shù)據(jù)的幅度、相位和時(shí)延等信號(hào)參數(shù)來完成校正系數(shù)的計(jì)算。

系統(tǒng)控制內(nèi)/外校正源發(fā)射測(cè)試信號(hào)，對(duì)整個(gè)工作頻段按照一定的步進(jìn)進(jìn)行掃描，計(jì)算出每一頻點(diǎn)的通道間幅相誤差。

4 結(jié)束語

數(shù)字波束形成技術(shù)具有很多優(yōu)點(diǎn)：可同時(shí)產(chǎn)生多個(gè)獨(dú)立可控的波束而不損失信噪比；波束特性由權(quán)矢量控制，靈活可變；天線具有較好的自校正和低副瓣能力等。更為重要的是，由于在基帶上保留了天線陣單元信號(hào)的全部信息，因而可以采用先進(jìn)的數(shù)字信號(hào)處理理論和方法，對(duì)陣列信號(hào)進(jìn)行處理，以獲得波束的優(yōu)良性能。基于VPX平臺(tái)的數(shù)字波束形成系統(tǒng)，遵循通用化、系列化、組合化設(shè)計(jì)原則，以FPGA和PPC為基本平臺(tái)，具有軟件化、開放式架構(gòu)，滿足新一代雷達(dá)信號(hào)處理系統(tǒng)的技術(shù)發(fā)展要求?！?/p>