郟宏鑫 郭銳

摘 要：TLC閃存存儲(chǔ)單元隨著擦寫次數(shù)不斷增加，錯(cuò)誤概率快速增大?；赥LC閃存信道結(jié)構(gòu)，利用原模圖LDPC碼字?jǐn)U展以及變量節(jié)點(diǎn)與TLC閃存存儲(chǔ)頁(yè)匹配關(guān)系，提出了一種速率兼容原模圖LDPC碼，所設(shè)計(jì)的速率兼容原模圖LDPC碼在保持信息位長(zhǎng)度相同情況下，可實(shí)現(xiàn)可變碼率，能夠適應(yīng)TLC閃存擦除次數(shù)增多而導(dǎo)致的不同糾錯(cuò)能力需求情況，編譯碼時(shí)只需一對(duì)LDPC編碼器/譯碼器即可靈活處理所有碼率，從而提高編碼器/譯碼器的硬件利用率。仿真結(jié)果表明，所提出的速率兼容原模圖LDPC碼優(yōu)于未經(jīng)過(guò)邏輯頁(yè)匹配的速率兼容原模圖LDPC碼，當(dāng)誤碼率為10-4、碼率分別為0.90、0.82、0.75時(shí)，所提出的速率兼容原模圖LDPC碼信噪比性能比基于PEG算法的非規(guī)則LDPC碼均提高0.2dB以上。

關(guān)鍵詞：TLC閃存;原模圖LDPC;速率兼容

DOI： 10. 11907/rjdk.191473

開放科學(xué)（資源服務(wù)）標(biāo)識(shí)碼（OSID）：

中圖分類號(hào)：TP393

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1672-7800（2020）001-0242-06

0 引言

三層單元（Triple Level CeIl，TLC）閃存產(chǎn)品存儲(chǔ)容量大且價(jià)格便宜，在閃存市場(chǎng)應(yīng)用廣泛。但相比于高速且低錯(cuò)誤率的NAND閃存產(chǎn)品如SLC、MLC閃存，其讀取速率較慢且擦寫壽命較短，性能主要受閃存單元中的錯(cuò)誤制約。因此，設(shè)計(jì)有效的糾錯(cuò)方案是提高數(shù)據(jù)存儲(chǔ)可靠性、延長(zhǎng)閃存產(chǎn)品壽命的有效方法[1]。目前，TLC閃存糾錯(cuò)碼主要使用低密度奇偶校驗(yàn)碼，該碼被認(rèn)為足以確保TLC閃存的數(shù)據(jù)可靠性[2]。而基于原模圖的低密度奇偶校驗(yàn)碼（ Proto-graph LDPC，P-LDPC）是準(zhǔn)循環(huán)的LDPC碼，擴(kuò)展后校驗(yàn)矩陣保持基礎(chǔ)原模圖特性，在加性高斯白噪聲（ AdditiveWhite G aussian Noise，AWCN）信道和部分響應(yīng)信道中顯示出比普通LDPC碼更好的性能[3-4]。

基于原模圖LDPC的閃存糾錯(cuò)技術(shù)越來(lái)越受到人們的關(guān)注。文獻(xiàn)[5]研究了TLC閃存錯(cuò)誤模式和錯(cuò)誤特征，分析了TLC閃存錯(cuò)誤的狀態(tài)相關(guān)性和比特錯(cuò)誤特性，但沒(méi)有提出有效的錯(cuò)誤容忍方案解決閃存錯(cuò)誤帶來(lái)的數(shù)據(jù)存儲(chǔ)可靠性問(wèn)題;文獻(xiàn)[6]將原模圖LDPC碼用于TLC閃存糾錯(cuò)，分析了TLC閃存結(jié)構(gòu)，但由于閃存邏輯頁(yè)錯(cuò)誤會(huì)隨著閃存使用次數(shù)增加而不斷增加，所提出的LDPC碼僅針對(duì)單一錯(cuò)誤情況進(jìn)行設(shè)計(jì)，碼率固定并且硬件利用率不高，從而導(dǎo)致一定的性能浪費(fèi);文獻(xiàn)[7-9]研究了速率兼容原模圖LDPC的實(shí)際應(yīng)用，但是這些碼的測(cè)試信道都不是TLC閃存信道。因此，本文通過(guò)分析TLC閃存信道存儲(chǔ)單元邏輯頁(yè)與原模圖變量節(jié)點(diǎn)度的對(duì)應(yīng)關(guān)系，使用P-EXIT和代碼擴(kuò)展的方法為TLC閃存提出一種速率兼容原模圖LDPC碼，在分析TLC閃存工作錯(cuò)誤原理的基礎(chǔ)上，設(shè)計(jì)一種基于TLC閃存邏輯頁(yè)匹配的速率兼容原模圖（Rate Com -patible Protograph LDPC，RCP-LDPC）碼，其碼率可變只需一對(duì)編碼器/解碼器即可完成編譯碼工作[10]。

1 TLC閃存信道分析

1.1 TLC閃存工作原理

TLC閃存通過(guò)絕緣層存儲(chǔ)二進(jìn)制信息。當(dāng)數(shù)據(jù)被寫入或擦除時(shí)，TLC閃存芯片中的基本存儲(chǔ)單元電子會(huì)被不斷注入和去除。在絕緣層中的場(chǎng)效應(yīng)晶體管兩端加上強(qiáng)偏電壓，可以得到強(qiáng)電場(chǎng)從而產(chǎn)生電子隧道擊穿效應(yīng)，這會(huì)影響閃存存儲(chǔ)單元中隧道氧化層的導(dǎo)電能力。隨著基本TLC存儲(chǔ)器單元中的數(shù)據(jù)被重復(fù)擦除和寫入，絕緣層的損失將累積，并且隧道氧化物層的絕緣性能將繼續(xù)惡化，這會(huì)導(dǎo)致電荷俘獲的發(fā)生并影響閃存單元的閾值電壓。當(dāng)閃存讀取數(shù)據(jù)時(shí)，將存儲(chǔ)單元的電壓與閾值電壓的相對(duì)值進(jìn)行比較，以確定存儲(chǔ)的數(shù)據(jù)信息[11]。因此，在重寫新數(shù)據(jù)之前，TLC閃存必須擦除數(shù)據(jù)以進(jìn)行初始化。TLC閃存的每一個(gè)存儲(chǔ)單元存在使用過(guò)程中為了滿足不同電壓狀態(tài)需要主控芯片施加不同的電壓，由于只有達(dá)到閾值電壓才算數(shù)據(jù)寫入完成，因此需要較長(zhǎng)時(shí)間才能完成。而電子可能會(huì)在絕緣層產(chǎn)生滯留，因此隨著TLC的使用時(shí)間變長(zhǎng)，每一次想達(dá)到閾值電壓都需要更長(zhǎng)的時(shí)間和更高的電壓值。隨著擦除周期的加快，隧道氧化層中陷阱捕獲電荷的量將改變，并且損耗的逐漸累積最終導(dǎo)致讀取數(shù)據(jù)錯(cuò)誤。當(dāng)閃存芯片的錯(cuò)誤率超過(guò)TLC閃存錯(cuò)誤糾正器的糾錯(cuò)能力時(shí)，就達(dá)到其使用壽命。另外，如果基本存儲(chǔ)單元的門限電壓發(fā)生了變化，相鄰存儲(chǔ)單元的門限電壓也受到其寄生電容的影響，從而出現(xiàn)錯(cuò)誤率增加的情況[12]。

1.2 TLC閃存信道分析

在TLC閃存中，每個(gè)閃存單元保存3個(gè)二進(jìn)制位表示的8個(gè)符號(hào)之一。最左邊的位稱為最高有效位（Most Sig-nificant Bit.MSB），中間的位稱為中央有效位（Central Sig-nificant Bit，CSB），最右邊的位稱為最低有效位（Least Sig-nificant Bit，LSB）。MSB、CSB、LSB位在閃存操作中會(huì)將其視為3個(gè)邏輯頁(yè)（Logical Page）分別對(duì)應(yīng)MSB頁(yè)、CSB頁(yè)、LSB頁(yè)。這3個(gè)頁(yè)由同一個(gè)字線控制，如圖1所示。在閃存讀取操作時(shí)，會(huì)有7種閾值電壓，見圖1中的V1 - V7，其中V1到V7的電壓依次增加，特別地V0=-∞，V8=+∞。

圖1顯示，符號(hào)‘101一‘001存在可能引起MSB誤差的相鄰區(qū)域，在符號(hào)‘110一‘100、‘000一‘010存在可能引起CSB誤差的相鄰區(qū)域，在符號(hào)‘111一‘110、‘100一‘101、‘001一‘000、‘010一‘011存在可能引起LSB誤差的相鄰區(qū)域。文獻(xiàn)[2]指出相鄰的存儲(chǔ)單元狀態(tài)較容易發(fā)生轉(zhuǎn)移，跨越中間狀態(tài)轉(zhuǎn)移到其它狀態(tài)需要捕獲較多的額外電子較為因難;文獻(xiàn)[13]通過(guò)FPGA實(shí)驗(yàn)平臺(tái)模擬了TLC閃存邏輯頁(yè)的錯(cuò)誤情況如圖2所示。圖2說(shuō)明了MSB、CSB、LSB錯(cuò)誤會(huì)隨著閃存讀寫次數(shù)的增加而增加，并且MSB、CSB、LSB所在邏輯頁(yè)錯(cuò)誤呈現(xiàn)不平衡分布，可以看到LSB的錯(cuò)誤率顯然高于CSB和MSB.CSB的錯(cuò)誤率高于MSB。由于閃存錯(cuò)誤會(huì)使存儲(chǔ)單元的電子分布產(chǎn)生變化，具有較少電子的存儲(chǔ)單元狀態(tài)容易向具有較多電子的存儲(chǔ)單元狀態(tài)發(fā)生轉(zhuǎn)變，并且跨越中間狀態(tài)轉(zhuǎn)變要比轉(zhuǎn)變到相鄰存儲(chǔ)狀態(tài)轉(zhuǎn)變捕獲的額外電子多，轉(zhuǎn)變難度更大。出現(xiàn)MSB錯(cuò)誤所需捕獲的電子數(shù)最多、電壓差最大，CSB錯(cuò)誤其次，LSB錯(cuò)誤所需的額外電子數(shù)目最少。因此，隨著讀寫次數(shù)的增加，LSB的錯(cuò)誤數(shù)要比MSB、CSB增加很多，這也符合圖1描述中的符號(hào)電平分布規(guī)律。

2 基于TLC閃存信道的RCP-LDPC碼設(shè)計(jì)

2.1 原模圖變量節(jié)點(diǎn)與MSB、CSB、LSB對(duì)應(yīng)分析

其中，bij表示原模圖的變量節(jié)點(diǎn)連接到校驗(yàn)節(jié)點(diǎn)的平行邊數(shù)目，原模圖基礎(chǔ)矩陣B可以通過(guò)n次擴(kuò)展操作并且進(jìn)行多重邊重分配得到原模圖LDPC碼的校驗(yàn)矩陣%。生成的校驗(yàn)矩陣可以享有基礎(chǔ)矩陣的優(yōu)異特性。經(jīng)過(guò)n次擴(kuò)展置換后可以獲得長(zhǎng)度為nP的編碼矩陣%，其變量節(jié)點(diǎn)可以按照長(zhǎng)度n分成P個(gè)矩陣塊，每個(gè)矩陣塊中包含相同類型的變量節(jié)點(diǎn)。原模圖不同的置換方式將影響各矩陣分塊中變量節(jié)點(diǎn)度的分布，從而影響校驗(yàn)矩陣H的性能。由于TLC閃存隨著擦寫次數(shù)增加，MSB、CSB、LSB存在不平衡的錯(cuò)誤，而原模圖變量節(jié)點(diǎn)的度又反映了變量節(jié)點(diǎn)參與校驗(yàn)方程的程度而影響到其糾錯(cuò)能力，因此，找到合適的原模圖變量節(jié)點(diǎn)度與閃存邏輯頁(yè)的匹配將會(huì)改善TLC閃存的糾錯(cuò)性能。

為了便于描述變量節(jié)點(diǎn)與TLC閃存邏輯頁(yè)之間的關(guān)系，引入群置換Q，群置換Q表示原模圖矩陣塊之間順序的交換，例如置換Q（654321）表示將原來(lái)下標(biāo)順序?yàn)?23456對(duì)應(yīng)成下標(biāo)為654321所代表的值，例如式（1）中原模圖的置換。

由于LSB的出錯(cuò)率大于CSB和MSB.且CSB要大于MSB，可以令原模圖變量節(jié)點(diǎn)構(gòu)成矩陣塊的左部分、中間部分、右部分依次對(duì)應(yīng)MSB、CSB、LSB，由于不同的置換群Q將影響原模圖變量節(jié)點(diǎn)度分布從而影響TLC閃存的糾錯(cuò)性能，對(duì)應(yīng)過(guò)程表示成圖4所示，因此找到適合的置換方式十分重要。

2.2 RCP-LDPC碼設(shè)計(jì)

設(shè)計(jì)性能良好的原模圖碼需要具備以下兩個(gè)特征：①低迭代解碼閾值：原模圖變量節(jié)點(diǎn)度分布應(yīng)包含至少一個(gè)非常高度的變量節(jié)點(diǎn)和一定數(shù)量度為2的變量節(jié)點(diǎn)[14-15];②線性最小距離增長(zhǎng)：具有大于或等于3變量節(jié)點(diǎn)度的原模圖自動(dòng)具有這樣的屬性[16]。如果其結(jié)構(gòu)里包含了度數(shù)為2的節(jié)點(diǎn)，文獻(xiàn)[3]提出了一種解決方案，該解決方案要求原模圖中2度節(jié)點(diǎn)的最大數(shù)量要小于等于校驗(yàn)節(jié)點(diǎn)總數(shù)的值減1，并且在這些2度變量節(jié)點(diǎn)之間既不應(yīng)有平行邊也不應(yīng)有短循環(huán)的存在[17]，這樣就可以滿足線性最小距離增長(zhǎng)。

為了設(shè)計(jì)適合于TLC閃存的速率兼容原模圖LDPC碼，可以先以碼率為0.5的基礎(chǔ)矩陣開始，這里以文獻(xiàn)[5]里的速率0.5矩陣為基礎(chǔ)，由于其矩陣中存在2個(gè)相同的度為3的變量節(jié)點(diǎn)，置換表示存在重復(fù)可能，考慮原模線性最小距離增長(zhǎng)特性，對(duì)原模圖矩陣變量進(jìn)行修改，得到0.5碼率的原模圖基礎(chǔ)矩陣見式（5），該原模圖包含有兩個(gè)度為2的變量節(jié)點(diǎn)和一個(gè)度為8的高度變量節(jié)點(diǎn)，其中校驗(yàn)節(jié)點(diǎn)的個(gè)數(shù)為3，滿足小于等于校驗(yàn)節(jié)點(diǎn)數(shù)目減1的條件。由于LSB的錯(cuò)誤率比MSB和CSB大，CSB的錯(cuò)誤率比LSB大，且呈現(xiàn)一定程度的不平衡關(guān)系。且高度變量節(jié)點(diǎn)擴(kuò)展后與校驗(yàn)節(jié)點(diǎn)之間的關(guān)系復(fù)雜，糾錯(cuò)能力強(qiáng)的可能性更高，因此首先讓未經(jīng)過(guò)匹配的原模圖分三塊排列，變量節(jié)點(diǎn)塊度高的矩陣塊對(duì)應(yīng)MSB、變量節(jié)點(diǎn)塊度低的矩陣塊對(duì)應(yīng)LSB，剩下的變量節(jié)點(diǎn)塊對(duì)應(yīng)CSB。通過(guò)不同的群置換Q匹配，其中Q匹配需要滿足一定的條件。最左側(cè)對(duì)應(yīng)原模圖變量節(jié)點(diǎn)度最大所在列2，最右側(cè)對(duì)應(yīng)原模圖變量節(jié)點(diǎn)度最小所在列，即Q （IXXXX6）形式，易知滿足這種形式的共有24種，例如隨機(jī)置換Q （132546）得到的用于速率兼容的基礎(chǔ)原模圖碼見式（6）。如果直接對(duì)這么多種置換形式分別進(jìn)行代碼擴(kuò)展，計(jì)算量將非常龐大，與傳統(tǒng)LDPC碼類似，原模圖LDPC碼的糾錯(cuò)性能還可以通過(guò)分析其糾錯(cuò)門限值預(yù)測(cè)糾錯(cuò)性能。通常，門限值越低，糾錯(cuò)性能越優(yōu)異，而原模圖LDPC門限值分析需要專門為原模圖設(shè)計(jì)的P_EXIT[18]方法。

用P-EXIT計(jì)算原模圖門限值過(guò)程如下：給定一個(gè)原模圖基礎(chǔ)矩陣為B=（bij），其中bij對(duì)應(yīng)第i行第j列的元素，首先明確原模圖中的5種互信息：IEv（i，j）表示變量節(jié)點(diǎn)j傳遞給校驗(yàn)節(jié)點(diǎn)i的LLR信息與變量節(jié)點(diǎn)i之間的外

如果對(duì)于所有的j，均有IA。（j）=1，則此時(shí)的信噪比為該原模圖LDPC碼在此信道下的門限值，否則返回至第二步繼續(xù)迭代，當(dāng)達(dá)到之前設(shè)定的迭代次數(shù)時(shí)則增大信噪比，直到求出門限值為止。P-EXIT分析各種置換得到的門限表于表1中給出，由于置換數(shù)目眾多表1中只給出了幾個(gè)典型的匹配門限值。表中分析得到具有最低解碼門限值的原模圖見式（7），選擇該矩陣作為速率兼容原模圖母碼，相應(yīng)的置換為Q （142356）。

由于原模圖基于母碼擴(kuò)展后仍可以保持原模圖母碼的特性。對(duì)于TLC閃存，通過(guò)將速率0.5原模圖母碼添加一定數(shù)目的列向量，即增加變量節(jié)點(diǎn)數(shù)目的方法將原模圖擴(kuò)展到高碼率，新添加的變量節(jié)點(diǎn)度保證原模圖滿足線性最小距離增長(zhǎng)和低迭代解碼閾值條件，得到的原模圖如式（8）所示。

此時(shí)原模圖的碼率為0.9。其中n M，nC，nL是分別對(duì)應(yīng)到MSB、CSB、LSB頁(yè)面添加的新變量節(jié)點(diǎn)的數(shù)量，速率擴(kuò)展到0.9碼率的原模圖也具有原模圖母碼的線性最小距離增長(zhǎng)和低迭代解碼閾值特性。基于碼率為0.9的原模圖，本文遵循文獻(xiàn)[20]的方法保持信息位長(zhǎng)度相同，即變量節(jié)點(diǎn)數(shù)減去校驗(yàn)節(jié)點(diǎn)的值相同，僅改變擴(kuò)展后LDPC碼字的長(zhǎng)度，通過(guò)添加相同數(shù)量的變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)，可以得到一系列碼率低于0.9的原模圖，相應(yīng)的碼率為27/（30+N），其中N指新添加2種節(jié)點(diǎn)數(shù)量，通過(guò)添加不同的校驗(yàn)節(jié)點(diǎn)和變量節(jié)點(diǎn)數(shù)目，可以得到一系列碼率低于0.9的速率自適應(yīng)原模圖。它們信息節(jié)點(diǎn)的長(zhǎng)度都為27n（n為原模圖擴(kuò)展次數(shù)）。如構(gòu)建碼率為0.82的原模圖，可以在B0.9基礎(chǔ)上額外添加3個(gè)變量節(jié)點(diǎn)和校驗(yàn)檢點(diǎn)，新添加的第1個(gè)變量節(jié)點(diǎn)對(duì)應(yīng)到MSB，第2個(gè)變量節(jié)點(diǎn)對(duì)應(yīng)到CSB，第3個(gè)變量節(jié)點(diǎn)對(duì)應(yīng)到LSB，限制最大平行邊數(shù)為2來(lái)簡(jiǎn)化搜索過(guò)程，通過(guò)P-EXIT分析可得到碼率0.82原模圖的原模圖結(jié)構(gòu)為：

其中，添加的全零子矩陣和對(duì)角子矩陣確保速率0.82的原模圖碼的前導(dǎo)奇偶校驗(yàn)位與速率0.9碼的前導(dǎo)奇偶校驗(yàn)位相同。同樣，可以獲得速率為0.75的代碼。通過(guò)這種方式，得到速率為0.9、0.82、0.75的RCP-LDPC碼，它們具有相同的信息位長(zhǎng)k=27n。矩陣最后幾列存在幾個(gè)度為1的變量節(jié)點(diǎn)，但這些變量節(jié)點(diǎn)沒(méi)有連接到同一個(gè)校驗(yàn)節(jié)點(diǎn)構(gòu)成環(huán)，因此它們能夠被可靠譯碼。此外，RCP-LDPC碼可以使用基于速率為0.75的編碼器和解碼器進(jìn)行編碼和解碼，提高了硬件利用率。

3 RCP-LDPC仿真分析

對(duì)本文提出的RCP-LDPC碼進(jìn)行仿真分析，主要分析碼字的誤碼性能。構(gòu)造出的RCP-LDPC碼率分別為0.90、0.82、0.75，信息位長(zhǎng)分別設(shè)置為3 072和6 144，在TLC閃存信道（近似為AWCN信道）下進(jìn)行3次仿真實(shí)驗(yàn)以綜合評(píng)估性能。仿真幀率設(shè)置10 000，信息位碼長(zhǎng)3 072的仿真結(jié)果如圖5所示。

由圖5可知，在誤碼率為10^-4時(shí)，速率0.90、0.82、0.75對(duì)應(yīng)的信噪比分別為4.98dB、3.96dB、2.88dB。在信噪比為4dB時(shí)，碼率0.75的RCP-LDPC誤碼率約為1.5×10^-7，碼率0.82的RCP-LDPC誤碼率約為1×10^-4，而碼率0.9的RCP-LDPC誤碼率為1.7×10^-3，在信噪比為6dB時(shí)，速率0.9 RCP-LDPC誤碼率達(dá)到1×10^-6。

對(duì)于TLC閃存信道，由對(duì)應(yīng)式（6）隨機(jī)匹配的原模圖生成的RCP-LDPC碼和基于PEG算法的非規(guī)則LDPC碼以及對(duì)應(yīng)式（7）的原模圖生成的RCP-LDPC碼進(jìn)行相應(yīng)碼率的對(duì)比仿真，信息位碼長(zhǎng)3 072的仿真結(jié)果如圖6-圖8所示、信息位碼長(zhǎng)6 144的仿真結(jié)果如圖9-圖11所示。

由以上仿真結(jié)果可以看出，對(duì)于不同信息位長(zhǎng)，在TLC閃存信道中所提出的式（5）對(duì)應(yīng)的RCP-LDPC碼在碼率分別為0.90、0.82和0.75時(shí)均比式（6）對(duì)應(yīng)的隨機(jī)匹配RCP-LDPC碼和非規(guī)則LDPC碼獲得了更好誤碼率性能。信息位碼長(zhǎng)3072、誤碼率為10^-4時(shí)，本文RCP-LDPC碼相比于基于PEG算法的非規(guī)則LDPC碼獲得的增益統(tǒng)計(jì)如表2所示。

4 結(jié)語(yǔ)

本文基于碼字?jǐn)U展方法提出了適合TLC閃存信道的RCP-LDPC碼。所提出的原模圖碼信息字長(zhǎng)相同且具有0.90、0.82、0.75等碼率，可以動(dòng)態(tài)地適應(yīng)TLC閃存不同使用時(shí)段的出錯(cuò)狀況。RCP-LDPC碼繼承了原模圖母碼低迭代解碼閾值和線性最小距離增長(zhǎng)的優(yōu)點(diǎn)，同時(shí)有優(yōu)于基于PEG算法的非規(guī)則LDPC碼誤碼率性能和更快糾錯(cuò)收斂速度。仿真結(jié)果表明，本文RCP-LDPC碼在誤碼率為10-4時(shí)，各碼率信噪比性能相比基于PEC算法的非規(guī)則LDPC碼均提高了0.2dB以上。

參考文獻(xiàn)：

[1]

WONG G.SSD market overvieW[Ml//Inside Solid State Drives （SS-Ds）. Dordrecht： Springer， 2013.

[2]

NAKAMURA T，DECUCHI Y，TAKEUCHI K.AEP-LDPC ECC witherror dispersion coding for burst error reduction of 2D and 3D NANDflash memories[C].Monterey： 2017 IEEE International Memory Work-shop （IMW）.2017.

[3]

FANGY，BI G，GUANY L，et al.A survey on protograph LDPC codesand their applications [J]. IEEE Communications Surveys&Tutori-als， 2015， 17（4）：1989-2016.

[4]

VAN NGUYEN T. NOSRATINIA A . DIVSALAR D.Protograph-basedLDPC codes for partial response channels [ C ] . 2012 IEEE Internation-al Conference on Communications （ ICC ） ， 2012 ： 2166-2170.

[5] 陽(yáng)小珊 .朱立谷 ，張猛 ，等 . NAND閃存編程干擾錯(cuò)誤研究 [J] .中國(guó)傳媒大學(xué)學(xué)報(bào) ： 自然科學(xué)版 ， 2018 （ 3 ） ： 3.

[6]

YAAKOBI E ， CRUPP L. SWANSON S， et al. Error-correcting codesfor TLC flash [D]. San Diego： University of California San Diego，2011.

[7]

ZHONC X.CAI K， CHEN P， et al. Rate-compatible protograph LDPCcodes for spin-torque transfer magnetic random access memory （STT-MRAM） [C]. 2018 Asia-Pacific Magnetic Recording Confer-ence.2018.

[8]

CHEN P， CAI K. ZHENC S. Rate-adaptive protograph LDPC codesfor Multi-Level-Cell NAND flash memory [ J] . IEEE CommunicationsLetters.2018.22（ 6） ： 1112-11 15.

[9]

CHEN C， WANG L. LIU S. The design of protograph LDPC codes assource codes in a JSCC system [J]. IEEE Communications Letters，2018，22（4） ： 672-675.