中國科學(xué)院深圳先進(jìn)技術(shù)研究院異構(gòu)智能研究中心王錚研究團(tuán)隊(duì)參與的研究在物聯(lián)網(wǎng)計(jì)算引擎方面取得進(jìn)展。相應(yīng)成果為“Chen Y, Wang Z, Patil A, et al. A 2.86-TOPS/W current mirror crossbar-based machine-learning and physical unclonable function engine for internet-of-things applications [J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2019, 66(6): 2240-2252(面向物聯(lián)網(wǎng)應(yīng)用——一種基于電流鏡陣列架構(gòu)的機(jī)器學(xué)習(xí)與物理不可克隆功能計(jì)算引擎(2.86TOPS/W 算力能耗比))”。

近年來，高效能機(jī)器學(xué)習(xí)與物理不可克隆功能在物聯(lián)網(wǎng)領(lǐng)域獲得高度重視。其中，機(jī)器學(xué)習(xí)技術(shù)可以在邊緣計(jì)算節(jié)點(diǎn)上進(jìn)行快速數(shù)據(jù)分析，物理不可克隆功能可實(shí)現(xiàn)身份鑒定與加密功能。 該研究提出一種基于電流鏡陣列架構(gòu)的機(jī)器學(xué)習(xí)與強(qiáng)物理不可克隆功能計(jì)算引擎，兩種功能實(shí)現(xiàn)于同一款電路結(jié)構(gòu)上，從而實(shí)現(xiàn)了芯片面積 48.5 倍的縮小。該研究還提出一種新穎的隨機(jī)數(shù)擴(kuò)展技術(shù)，打破芯片物理限制，產(chǎn)生更多的人工神經(jīng)元隨機(jī)權(quán)重與物理不可克隆功能激勵(lì)響應(yīng)對。具體地，該研究首先采用基于電流鏡陣列結(jié)構(gòu)的混合信號處理器，支持基于最小二乘法的快速訓(xùn)練；其次，通過維度擴(kuò)展技術(shù)產(chǎn)生 8 倍于前期工作的人工神經(jīng)元數(shù)目；最后，通過電流鏡電路的鏡像電流疊加實(shí)現(xiàn)了強(qiáng)物理不可克隆功能架構(gòu)。

圖 1 包含 3 個(gè)基本模塊芯片架構(gòu)圖：數(shù)字輸入、模擬電流鏡陣列和數(shù)字輸出

結(jié)果顯示，基于該電路結(jié)構(gòu)的混合信號處理器在 65 nm CMOS 工藝流片上實(shí)現(xiàn)了 2.86 TOPS/W 的算力能耗比。在人工智能應(yīng)用方面，基于 MNIST 數(shù)據(jù)集的圖像識別達(dá)到 6.34% 的識別誤差，物理不可克隆功能實(shí)現(xiàn) 2.3% 的本征誤碼率，每平方微米實(shí)現(xiàn)了 4.17×10－59個(gè)激勵(lì)響應(yīng)對。

該工作首次提出在物流網(wǎng)終端節(jié)點(diǎn)上同時(shí)支持機(jī)器學(xué)習(xí)與物理不可克隆功能的電路結(jié)構(gòu)，并基于該結(jié)構(gòu)進(jìn)行混合信號芯片設(shè)計(jì)與流片，具有計(jì)算能耗比高，且每次分類計(jì)算測量能耗僅 114 nJ。該芯片依靠其多模式、低功耗的特性可應(yīng)用于物聯(lián)網(wǎng)終端設(shè)備，兼具智能化與安全性。

圖 2 芯片顯微圖與測試環(huán)境圖