左磊 程煜洋 趙曉東 方圓

摘? 要：在基于FPGA的基帶傳輸系統(tǒng)研究中，通過(guò)對(duì)AMI碼型的研究，提出了一種通過(guò)Altera公司Cyclone Ⅱ系列EP2C35F672C6芯片實(shí)現(xiàn)AMI編解碼設(shè)計(jì)的方法。使用Quartus Ⅱ和ModelSim仿真平臺(tái)對(duì)設(shè)計(jì)方法進(jìn)行仿真，結(jié)果符合AMI編解碼原理，解碼輸出與基帶信號(hào)一致，最終結(jié)果符合預(yù)期。AMI編解碼能夠?qū)崿F(xiàn)在電路相對(duì)簡(jiǎn)單的情況下，即使碼元極性與發(fā)端相反，接收端也能正確接收，為信號(hào)傳輸帶來(lái)了一種可靠的方法。

關(guān)鍵詞：FPGA;AMI;編解碼

中圖分類(lèi)號(hào)：TN912.3? ? ? 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2096-4706（2020）20-0085-03

AMI CODEC Design Based on FPGA

ZUO Lei，CHENG Yuyang，ZHAO Xiaodong，F(xiàn)ANG Yuan

（North China University of Technology，Beijing? 100144，China）

Abstract：In the research of FPGA-based baseband transmission system，through the study of AMI code pattern，a method to realize AMI CODEC function through Alteras Cyclone Ⅱ series EP2C35F672C6 chip is proposed. Using Quartus Ⅱ and ModelSim simulation platform to simulate the design method，the result conforms to the AMI CODEC principle，the decoding output is consistent with the baseband signal，and the final result is in line with expectations. AMI CODEC can realize that under the condition that the circuit is relatively simple and the polarity of the code is opposite to that of the originator，the receiver can receive it correctly，which brings a reliable method for signal transmission.

Keywords：FPGA;CMI;CODEC

0? 引? 言

AMI碼全稱(chēng)是傳號(hào)交替反轉(zhuǎn)碼，其對(duì)應(yīng)的波形正負(fù)脈沖交替，無(wú)直流成分，且具有很小的低頻成分，在不允許直流、低頻成分通過(guò)的信道傳輸中大量使用。常見(jiàn)的數(shù)字基帶傳輸碼有：AMI碼、NRZ碼、RZ碼、CMI碼和曼切斯特碼。AMI是一個(gè)比較有代表性的碼型，高、低電頻分量少，能量集中在頻率為1/2碼速處;編解碼電路簡(jiǎn)單，且可以利用傳號(hào)極性交替這一規(guī)律來(lái)觀(guān)察誤碼情況。隨著科技的快速發(fā)展，電子計(jì)算機(jī)、大規(guī)模集成電路、超大規(guī)模集成電路以及微處理器技術(shù)得以更新?lián)Q代，F(xiàn)PGA器件作為超大規(guī)模、超高速的可編程邏輯器件，也得以迅猛發(fā)展。由于其具有高集成度、高速、可編程、硬件描述語(yǔ)言的可修改性、低功耗、開(kāi)發(fā)周期短、硬件與軟件并行性等優(yōu)點(diǎn)而被廣泛應(yīng)用。筆者所在實(shí)驗(yàn)室在2020北京市的大學(xué)生科學(xué)研究與創(chuàng)業(yè)計(jì)劃項(xiàng)目中，研究的對(duì)象是基于FPGA的程序設(shè)計(jì)，在相關(guān)專(zhuān)業(yè)知識(shí)的的啟發(fā)下，對(duì)基于FPGA的AMI編解碼的設(shè)計(jì)展開(kāi)了研究。對(duì)AMI的編碼規(guī)則、解碼方法進(jìn)行詳細(xì)分析，利用Quartus Ⅱ軟件設(shè)計(jì)程序，再通過(guò)ModelSim平臺(tái)進(jìn)行仿真。本論文闡述了對(duì)基于FPGA的AMI編解碼的設(shè)計(jì)實(shí)現(xiàn)，設(shè)計(jì)原理和結(jié)果分析。

1? AMI編解碼規(guī)則

AMI碼是傳號(hào)交替反轉(zhuǎn)碼，編碼規(guī)則是將消息碼中的“1”（傳號(hào)）交替變換為“+1”和“-1”，而“0”（空號(hào)）保持不變。例如：

消息碼：1? 0? 1? 1? 0? 0? 0? 1? 1? 0

AMI碼：-1? 0? 1? -1? 0? 0? 0? 1? -1? 0

AMI碼是具有正、負(fù)、零三種電平的脈沖序列?？梢钥闯蓡螛O性波形的變形，“0”仍然為低電平，“1”時(shí)正負(fù)電平交替變換。

由AMI碼的編碼規(guī)則，就有了解碼的設(shè)計(jì)思路：當(dāng)AMI碼為“+1”或“-1”時(shí)，輸出“1”;AMI碼為低電平時(shí)，輸出為“0”。

2? AMI編解碼系統(tǒng)設(shè)計(jì)

AMI編解碼系統(tǒng)方框圖如圖1所示，該系統(tǒng)由輸入信號(hào)clk、reset、M序列發(fā)生器模塊、AMI編碼模塊和AMI譯碼模塊組成。

頂層模塊設(shè)計(jì)圖如圖2所示，頂層設(shè)計(jì)模塊以Altera公司旗下的Quartus Ⅱ軟件作為開(kāi)發(fā)平臺(tái);采用的FPGA芯片為Cyclone Ⅱ：EP2C35F672C6，該芯片工作電壓低，適應(yīng)溫度范圍大，邏輯數(shù)組塊數(shù)量多，可實(shí)現(xiàn)高集成度，高速的邏輯運(yùn)算;各個(gè)模塊的設(shè)計(jì)語(yǔ)言為VHDL語(yǔ)言，將各模塊設(shè)計(jì)完成后生成bsf文件，將各模塊的bsf文件搭建構(gòu)成了AMI編解碼的頂層模塊。頂層模塊輸入為時(shí)鐘信號(hào)clk和復(fù)位信號(hào)reset;輸出為M序列發(fā)生器輸出m_out、編碼模塊兩路輸出output1，output2、譯碼模塊輸出signal_out。

M序列發(fā)生器模塊：偽隨機(jī)序列用的是M序列作為基波信號(hào)，特征多項(xiàng)式為1+X3+X4，產(chǎn)生了周期為15的偽隨機(jī)序列;M序列發(fā)生器產(chǎn)生偽隨機(jī)序列在受復(fù)位信號(hào)reset控制，當(dāng)復(fù)位信號(hào)為低電平時(shí)，開(kāi)始產(chǎn)生偽隨機(jī)序列。

AMI編碼器模塊：輸入信號(hào)為M序列信號(hào)m_out和時(shí)鐘信號(hào)clk，輸出為兩路輸出信號(hào)output1和output2，規(guī)定輸出“1”“0”為AMI碼中的“+1”，輸出“0”“1”為AMI碼中的“-1”。當(dāng)“1”進(jìn)入AMI編碼器時(shí)，兩路輸出信號(hào)“0”“1”交替變換輸出;當(dāng)信號(hào)為“0”時(shí)，輸出信號(hào)都為“0”;兩路輸出信號(hào)都在時(shí)鐘上升沿處發(fā)生變化。

AMI譯碼器模塊：輸入信號(hào)為AMI編碼器輸出的兩路信號(hào)，由編碼器的設(shè)計(jì)思路，將兩路信號(hào)相或的值輸出，如果輸入的兩路信號(hào)是“0”“1”或者“1”“0”時(shí)，相或的結(jié)果為“1”;如果兩路信號(hào)都為“0”時(shí)，相或結(jié)果為也“0”。由此就能得到編碼前的原M序列信號(hào)signal_out。

2.1? 偽隨機(jī)序列發(fā)生器設(shè)計(jì)

產(chǎn)生M序列的原理圖如圖3所示，產(chǎn)生的M序列碼滿(mǎn)足特征關(guān)系式1+X3+X4。每個(gè)時(shí)鐘上升沿到達(dá)，在復(fù)位信號(hào)為高電平時(shí)復(fù)位，輸出為高電平;在復(fù)位信號(hào)為低電平，每個(gè)時(shí)鐘上升沿到達(dá)時(shí)，各個(gè)寄存器依次移位，每次將a0與a1的值相或賦給a4，并輸出a0。

2.2? AMI編碼模塊

如圖4所示，是AMI編碼模塊的流程圖，初始狀態(tài)下c為“0”。AMI編碼方式是先判斷輸入的M碼為“1”還是“0”;如果是“1”且c=“0”則兩路輸出信號(hào)交替“0”，“1”輸出;如果M碼是“0”且c=“1”，則兩路信號(hào)均輸出“0”。c為標(biāo)志位，當(dāng)每次輸出為1時(shí)，無(wú)論輸出是‘1‘0，還是‘0‘1，標(biāo)志位c都取反。

代碼實(shí)現(xiàn)如下：

if input='1' then

if c='0' then ? ? ? ? ? ? ? ? ? ? ? ? ?--初始標(biāo)志位c為0

output1 <='1';

output2<='0'; ? ? ? ? ? ? ? ? ? ? ? ? ?--“10”為“+1電平”

c：=not c; ? ? ? ? ? ? ? ? ? ? ? ? ?--交替變換信號(hào)

else

output1<='0';

output2<='1'; ? ? ? ? ?--“01”為“-1”電平

c：=not c; ? ? ? ? ? ? ? ? ? ? ? ? ?--交替變換信號(hào)

end if;

else

output1<='0';

output2<='0'; ? ? ? ? ? ? ? ? ?--“00”時(shí)為“0”電平

end if;

end if;

2.3? 譯碼模塊

AMI譯碼模塊較簡(jiǎn)單，這里不再給出流程圖，將兩路輸入input1和input2相或輸出，當(dāng)輸入是“01”或者是“10”時(shí)，相或的結(jié)果為“1”，當(dāng)輸入是“00”時(shí)，相或結(jié)果為“0”。代碼實(shí)現(xiàn)為：

begin

if clk'event and clk='0' then? ? ? ? ?----時(shí)鐘上升沿到達(dá)

output<=input1 or input2;? ? ? ?----將兩路輸入相或輸出

end if;

3? 仿真結(jié)果與分析

利用Quartus Ⅱ作為編譯設(shè)計(jì)軟件，設(shè)計(jì)結(jié)果在ModelSim上進(jìn)行仿真。對(duì)AMI編解碼頂層模塊進(jìn)行仿真，仿真結(jié)果如圖5所示。在測(cè)試文件testbench中，設(shè)置時(shí)鐘周期為20 ns，且時(shí)鐘初始時(shí)刻為0;設(shè)置復(fù)位信號(hào)reset初始為高電平，持續(xù)100 ns后變?yōu)榈碗娖健?/p>

由頂層模塊仿真波形圖可以看出，復(fù)位信號(hào)reset=1時(shí)，產(chǎn)生的M序列信號(hào)為1;在100 ns時(shí)，復(fù)位信號(hào)reset=0，M序列輸出為1，此時(shí)剛好是時(shí)鐘上升沿，電路開(kāi)始編碼，輸出的引腳output1和output2信號(hào)依次“0”，“1”變換，符合編碼規(guī)則;在下一個(gè)時(shí)鐘上升沿到來(lái)時(shí)，開(kāi)始譯碼，此時(shí)輸出的波形是signal_out，等于output1和output2信號(hào)的相或，輸出為高電平，符合譯碼規(guī)則。輸出的m_out在第一個(gè)時(shí)鐘上升沿開(kāi)始編碼，然后再經(jīng)過(guò)一個(gè)時(shí)鐘上升沿開(kāi)始譯碼輸出，所以m_out信號(hào)與signal_out信號(hào)相差兩個(gè)時(shí)鐘上升沿。之后的output1和output2也符合AMI編碼規(guī)則，譯碼后的signal_out信號(hào)也與m_out信號(hào)一致，符合預(yù)期設(shè)計(jì)。

4? 結(jié)? 論

本次設(shè)計(jì)基于A(yíng)ltera公司的Quartus Ⅱ軟件開(kāi)發(fā)平臺(tái)和ModelSim仿真實(shí)驗(yàn)平臺(tái)，使用FPGA器件EP2C35F672C6芯片，利用VHDL硬件描述語(yǔ)言完成了AMI編解碼電路的設(shè)計(jì)與仿真。AMI編碼確定的基帶信號(hào)無(wú)直流分量，且低頻分量很小，使得調(diào)制與解調(diào)的誤碼率大大減小;AMI碼還具有檢錯(cuò)能力，如果因?yàn)闃O性交替使得傳輸過(guò)程中出現(xiàn)了誤碼情況，很容易檢查出這種錯(cuò)誤，如果若碼元極性與發(fā)端相反，收端也能正確接收，AMI碼為信號(hào)傳輸過(guò)程提供了可靠的方式。運(yùn)用FPGA來(lái)實(shí)現(xiàn)AMI碼，與采用專(zhuān)用集成電路相比較，前者不僅給調(diào)試帶來(lái)方便，而且可以把編解碼電路以及其他輔助電路集成在同一塊FPGA芯片中，減少了外界元件，提高了集成度，具有很大的編程靈活性。

參考文獻(xiàn)：

[1] 顧涵.基于FPGA的類(lèi)曼徹斯特編碼發(fā)送模塊設(shè)計(jì) [J].科技傳播，2014，6（4）：209-210.

[2] 李永軍，田亞芳，徐曉蓉，等.基帶傳輸系統(tǒng)中AMI碼性能分析與仿真 [J].河南大學(xué)學(xué)報(bào)（自然科學(xué)版），2012，42（2）：203-207.

[3] 謝維華，庹新宇，楊瑞娟.一種用VHDL語(yǔ)言實(shí)現(xiàn)的幀同步算法 [J].空軍雷達(dá)學(xué)院學(xué)報(bào)，2003（2）：17-19.

[4] 綦曉華.基于FPGA的數(shù)字視頻監(jiān)控系統(tǒng)的研究與設(shè)計(jì) [D].武漢：武漢理工大學(xué)，2009.

[5] 吳成靜.模擬信號(hào)在光纖中的傳輸方案研究 [D].西安：西安工業(yè)大學(xué)，2015.

[6] 孔利東.基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究 [D].武漢：武漢理工大學(xué)，2007.

[7] 包晗.FPGA器件的應(yīng)用研究 [D].大連：大連海事大學(xué)，2006.

[8] 李雨璇，任峻.數(shù)字基帶系統(tǒng)（AMI碼）的仿真設(shè)計(jì)與分析 [J].福建電腦，2018，34（4）：137-138+5.

[9] 沈媛媛，梁浩.基于FPGA的HDB3編碼器設(shè)計(jì)與仿真 [J].儀器儀表與分析監(jiān)測(cè)，2012（4）：17-19.

作者簡(jiǎn)介：左磊（2000—），男，穿青人，貴州畢節(jié)人，本科在讀，研究方向：通信工程;程煜洋（2000—），女，漢族，湖北武漢人，本科在讀，研究方向：通信工程;趙曉東（2000—），男，漢族，寧夏石嘴山人，本科在讀，研究方向：通信工程;方圓（1999—），女，漢族，福建福州人，本科在讀，研究方向：通信工程。