汪 興

(中國大唐集團科學技術(shù)研究院有限公司華東電力試驗研究院， 安徽 合肥 230088)

0 引言

在光伏并網(wǎng)、分布式發(fā)電、柔性交流輸電、有源濾波器、高壓直流輸電等領(lǐng)域，為了保證并網(wǎng)逆變時的電流質(zhì)量，并網(wǎng)電流必須與接入點電壓同步。當電網(wǎng)出現(xiàn)波動時，需要利用鎖相環(huán)準確跟蹤電網(wǎng)基波正序電壓信號的幅值、相位、頻率信息[1-2]。電網(wǎng)實際運行中往往會出現(xiàn)不平衡、電壓諧波畸變等非理想現(xiàn)象，這些現(xiàn)象對鎖相環(huán)提出較高的性能要求[3-5]。

基于同步參考坐標系鎖相環(huán)(synchronous reference frame PLL，SRF-PLL)技術(shù)，在理想電網(wǎng)情況下具有良好的頻率/相位跟蹤和動態(tài)性能。當電網(wǎng)電壓存在諧波時，SRF-PLL頻率估計會出現(xiàn)大范圍的波動，無法準確檢測電壓同步信號[6-7]?；陔p同步參考坐標系的鎖相環(huán)(decouple double synchronous reference frame PLL，DDSRF-PLL)包含以正序同步轉(zhuǎn)速和負序同步轉(zhuǎn)速旋轉(zhuǎn)的2個旋轉(zhuǎn)坐標系，通過解耦網(wǎng)絡(luò)消除由電壓不對稱所引起的參考坐標軸上2倍頻的振蕩，但其結(jié)構(gòu)比較復雜且抑制諧波的能力有限，需另外加入低通濾波器來濾除諧波影響，這樣會降低系統(tǒng)的動態(tài)響應(yīng)速度[8]。

基于雙二階廣義積分器鎖相環(huán)(dual second-order generalized integrator PLL, DSOGI-PLL)利用四分之一周期延時提取交流信號，并且具有濾除諧波的能力，可以在電網(wǎng)電壓發(fā)生畸變的條件下鎖定相位[9-13]。但是當電網(wǎng)諧波含量較大時，DSOGI提取的基頻信號會引起定向電壓的脈動。本文以DSOGI-PLL為研究對象，建立DSOGI的復矢量頻域模型，分析諧波干擾下DSOGI輸出電壓諧波包含諧波機理，并提出正交消諧法消除諧波電壓對傳統(tǒng)DSOGI鎖相環(huán)輸出電壓干擾，實現(xiàn)對基頻信號的準確跟蹤，最后通過MATLAB仿真驗證理論的正確性。

1DSOGI-PLL原理

1.1 系統(tǒng)電壓正負序分解

利用對稱分量法，將系統(tǒng)電壓中負序電壓與正序電壓分離，正序分量可表示為

(1)

(2)

通過Clark變換將三相靜止坐標系轉(zhuǎn)換到兩相靜止坐標系，表達式為

Uαβ=TαβUabc

(3)

式中：Uαβ為兩相靜止坐標系下的電壓；Tαβ為

(4)

在兩相靜止坐標系下，電壓正序分量表達式為

(5)

1.2 雙二階廣義積分器原理

圖1 SOGI控制結(jié)構(gòu)框圖Fig.1 Control structure diagram of SOGI

SOGI的兩路輸出電壓是正交信號，可以實現(xiàn)90°相移，二者傳遞函數(shù)為

圖2 DSOGI控制結(jié)構(gòu)框圖Fig.2 Control structure diagram of DSOGI

根據(jù)圖2，采用復矢量形式，雙二階廣義積分器(DSOGI)輸出傳遞函數(shù)為

(8)

以5、7次諧波為例，諧波頻率段的增益為

式(9)(10)為5次和7次諧波電壓經(jīng)過DSOGI作用后的衰減增益。5次負序諧波電壓的衰減增益為-18.9 dB，表明DSOGI輸出5次諧波電壓比實際系統(tǒng)電壓中的5次諧波降低了88.6%；DSOGI輸出7次諧波電壓比實際系統(tǒng)電壓中的7次諧波降低了88.5%。綜上，DSOGI輸出電壓諧波含量會減小但不能完全消除。

1.3DSOGI-PLL結(jié)構(gòu)

圖3 DSOGI-PLL系統(tǒng)控制結(jié)構(gòu)框圖Fig.3 Control structure diagram of DSOGI-PLL

2 正交消諧法原理

(11)

U′α和U′β正交信號U′αq和U′βq表達式為

(12)

(13)

式(13)中可以看出，采用正交信號可以消除DSOGI輸出的電壓中負序電壓，但i次諧波電壓并未消失。同理，對諧波信號采用移相90°產(chǎn)生正交電壓，再進行諧波電壓消元，即可消除諧波電壓，該方法為正交消諧法。

(14)

圖4 正交消諧法模塊Fig.4 Module of orthogonal harmonic elimination method

在傳統(tǒng)DSOGI的結(jié)構(gòu)基礎(chǔ)上，將圖4中對的各次諧波消除模塊順序級聯(lián)，可以依次消除DSOGI輸出信號中的各次諧波,改進后的鎖相環(huán)整體控制框圖如圖5所示。

圖5 改進型鎖相環(huán)的結(jié)構(gòu)框圖Fig.5 Structure of modified phase-locked loop

3 仿真驗證

為了驗證本文提出的改進型鎖相環(huán)消除諧波的有效性，利用Matlab/Simulink搭建仿真模型，對電網(wǎng)電壓不對稱和畸變情況下基波電壓同步信號提取進行了仿真。給定三相輸入基波電壓為1 pu，在t=0.2 s時，加入了20%的5次諧波、10%的7次諧波，仿真波形如圖6所示。

圖6 DSOGI鎖相環(huán)兩相電壓對比波形Fig.6 Two-phase voltage comparison waveforms of DSOGI-PLL

圖7為實際鎖相環(huán)相角θ0與傳統(tǒng)DSOGI鎖相環(huán)輸出相角θ1，以及與諧波電壓消除后的鎖相環(huán)輸出相角θ2之間的關(guān)系圖。傳統(tǒng)鎖相環(huán)輸出θ0與θ1的sin函數(shù)差值(cos函數(shù)差值)波動峰峰值約0.02，改進鎖相環(huán)θ0與θ2的sin函數(shù)差值(cos函數(shù)差值)平滑，表明采用微分消諧單元后的相位跟蹤更為準確。

表1 諧波電壓FFT分析Table 1 FFT analysis of harmonic voltage

圖7 鎖相環(huán)相角差仿真波形Fig.7 Phase difference simulation waveforms of PLL

4 結(jié)論

為了確保在諧波干擾狀態(tài)下DSOGI能夠準確鎖相，本文采用復矢量頻域分析方法對DSOGI進行建模分析，得出了諧波系統(tǒng)下傳統(tǒng)DSOGI輸出電壓包含諧波機理。利用SOGI輸出正交信號原理，采用正交消諧法實現(xiàn)了對DSOGI輸出電壓中的諧波進行抑制。改進后的方法可實現(xiàn)模塊化運算，通過模塊級聯(lián)逐次消除諧波。諧波消除模塊僅對傳統(tǒng)的DSOGI輸出電壓信號進行處理，不改變DSOGI-PLL其他環(huán)節(jié)。針對DSOGI和鎖相環(huán)相關(guān)的理論分析，搭建了Matlab/Simulink仿真模型，仿真驗證了理論分析的正確性。