關(guān) 靜， 全 超， 任亞莉

(1.中國(guó)民航大學(xué) 中歐航空工程師學(xué)院，天津 300300；2. 天津航空機(jī)電有限公司，天津 300300；3. 隴東學(xué)院 電氣工程學(xué)院，甘肅 慶陽(yáng) 745000)

1 引 言

IEPE是一種集成電路式壓電傳感器，由于具備優(yōu)異的性能，在近幾年的發(fā)展當(dāng)中，常常被人們用來(lái)測(cè)量航天及建筑等領(lǐng)域的振動(dòng)沖擊數(shù)值[1]，但I(xiàn)EPE不適合運(yùn)用直接采集的方式來(lái)獲取信號(hào)[2]。為了使IEPE傳感器能夠獲得精確度較高的信號(hào)采集數(shù)據(jù)值，相關(guān)研究人員根據(jù)其信號(hào)輸出的特點(diǎn)，有針對(duì)性地設(shè)計(jì)了具備參數(shù)可編程性的調(diào)理電路和轉(zhuǎn)換電路[3]。此外，一些手持式設(shè)備儀器往往需要具備便攜功能，在長(zhǎng)時(shí)間使用狀態(tài)中利用蓄電池來(lái)為電源提供能量[4]。為了使這類便攜式設(shè)備儀器具備高精度信號(hào)采集數(shù)值，需要對(duì)其續(xù)航能力進(jìn)行提升，以便其在使用過(guò)程當(dāng)中呈現(xiàn)低能耗狀態(tài)[5]，從而延長(zhǎng)使用時(shí)間。經(jīng)相關(guān)調(diào)查，目前市面上的這類數(shù)據(jù)采集系統(tǒng)大多數(shù)都運(yùn)用單片機(jī)作為主控芯片，因而數(shù)據(jù)采集系統(tǒng)普遍在數(shù)據(jù)處理的速度方面不具備實(shí)效性及連續(xù)性，在設(shè)備的續(xù)航能力以及數(shù)據(jù)采集精度上也無(wú)法滿足實(shí)際需求[6]。為了實(shí)現(xiàn)上述目標(biāo)，采用FPGA[7-10]作為系統(tǒng)主控芯片，這種設(shè)計(jì)方式能使數(shù)據(jù)采集系統(tǒng)在續(xù)航能力以及數(shù)據(jù)采集精度方面得到大幅性能提升，同時(shí)由于I/O口數(shù)量的增加，在復(fù)雜情形下系統(tǒng)能夠通過(guò)連接更多外設(shè)來(lái)解決問(wèn)題，具備較高的可靠性。

2 系統(tǒng)方案設(shè)計(jì)

本研究的系統(tǒng)設(shè)計(jì)方案包括3個(gè)方面：前端信號(hào)調(diào)理電路設(shè)計(jì)；高精度模數(shù)轉(zhuǎn)換電路設(shè)計(jì)；低能耗電源電路設(shè)計(jì)。詳細(xì)設(shè)計(jì)體系如圖1所示。

在本系統(tǒng)的主控器選擇方面，為了使其具備較好的續(xù)航能力[11]，采用了能耗數(shù)值較低的微型器件 AGLN250。在系統(tǒng)運(yùn)行時(shí)，上位機(jī)會(huì)對(duì)系統(tǒng)下發(fā)相應(yīng)的指令，此時(shí)作為主控芯片的FPGA會(huì)接收此指令，并以此來(lái)調(diào)配前段調(diào)理電路各模塊的配置，其中具體的設(shè)定信息包括接口通斷、采樣率、放大倍數(shù)以及截止頻率。當(dāng)完成上述配置設(shè)定以后[12]，模數(shù)轉(zhuǎn)換電路會(huì)將以上信息轉(zhuǎn)換為數(shù)字信號(hào)。在經(jīng)過(guò)相應(yīng)的處理和儲(chǔ)存措施以后，為下一步的數(shù)據(jù)上傳提供便利。

圖1 系統(tǒng)總體框圖

3 硬件電路設(shè)計(jì)

3.1 前端信號(hào)調(diào)理電路硬件設(shè)計(jì)

前端調(diào)理電路的模塊構(gòu)成，共分為以下4個(gè)部分：恒流源接口模塊；程控衰減放大模塊；低通濾波模塊；電壓跟隨模塊。

其中接口模塊會(huì)在傳感器與數(shù)據(jù)采集系統(tǒng)之間起到連接作用[13]，不僅能夠?yàn)閭鞲衅魈峁┓掀湫枨蟮碾娏鲾?shù)值，還能夠?qū)⑵漭敵龅哪M電壓值與數(shù)據(jù)采集系統(tǒng)進(jìn)行連接。程控衰減放大模塊會(huì)對(duì)振動(dòng)信號(hào)進(jìn)行衰減調(diào)整，將其從原始數(shù)值(0.5～23.5 V)調(diào)整到適宜輸出的數(shù)值范圍(0～2.5 V)內(nèi)。為了實(shí)現(xiàn)系統(tǒng)的低能耗性，衰減模塊在電路設(shè)計(jì)方面采用了低功率的同相比例電路。此外，由于此種電路類型在帶負(fù)載能力上也具備較優(yōu)異性能[14]，保證了信號(hào)傳輸過(guò)程中的穩(wěn)定性及相位一致性。本研究在設(shè)計(jì)中運(yùn)用的雙路運(yùn)算放大器 LT1638，其中一路用來(lái)進(jìn)行衰減作用實(shí)現(xiàn)，另外一路用來(lái)進(jìn)行跟隨作用實(shí)現(xiàn)，各部分的外圍電阻精度均保持一致數(shù)值0.1%。其中衰減模塊的具體硬件電路情況如圖2所示。

圖2 衰減電路硬件原理圖

當(dāng)系統(tǒng)中的電壓信號(hào)經(jīng)過(guò)衰減模塊的處理之后，會(huì)接著進(jìn)入到程控放大模塊進(jìn)行調(diào)配處理。當(dāng)信號(hào)狀態(tài)調(diào)配到能夠與A/D 采集匹配時(shí)，可作為有效信號(hào)進(jìn)行輸入。為了能夠使此模塊具備較強(qiáng)的抗干擾能力，提升信號(hào)精確值，在此模塊采用低通濾波器MAX7424。此外，為了能夠有效實(shí)現(xiàn)程控衰減模塊與轉(zhuǎn)換電路模塊的阻抗匹配，在模塊進(jìn)行A/D 采集之前還運(yùn)用了基于精準(zhǔn)運(yùn)算放大器 OPA365 的電壓跟隨模塊。其具體原理情況如圖3所示。

圖3 硬件電路原理框圖

3.2 電源電路硬件設(shè)計(jì)

在續(xù)航能力環(huán)節(jié)，電源電路部分的設(shè)計(jì)是實(shí)現(xiàn)能耗性能優(yōu)異的關(guān)鍵。其中供電數(shù)值范圍采用9～15 V ，并依據(jù)各模塊電路的實(shí)際需求，在低能耗前提下設(shè)計(jì)相應(yīng)的電壓轉(zhuǎn)換電路。其中各電路的電壓供給均由具備低能耗以及微小封裝優(yōu)勢(shì)的電壓基準(zhǔn)芯片 LT6660 提供[15]。這種基準(zhǔn)芯片有利于縮減PC板所占用的實(shí)際空間。同時(shí)為了兼顧能耗性以及空間性，在基準(zhǔn)芯片 LT6660 導(dǎo)向下為系統(tǒng)提供了一種具備可行性的電流設(shè)計(jì)方案，其具體原理情況如圖 4 所示。

圖4 基于 LT6660 的無(wú)限流供電方式

為了解決IEPE傳感器輸出電壓信號(hào)幅值較高的問(wèn)題[16]，在進(jìn)行輸入電壓數(shù)值設(shè)定時(shí)進(jìn)行了相應(yīng)調(diào)整，運(yùn)用了具備纖巧型封裝的LT3494使其供電電壓數(shù)值提高到25 V。LT3494不僅在電壓供給方面具備較強(qiáng)的穩(wěn)定性，還能保證系統(tǒng)運(yùn)行的低能耗性以及系統(tǒng)數(shù)據(jù)采集的精確性[13]。本研究以電壓數(shù)值需求為導(dǎo)向，進(jìn)行相應(yīng)的外圍電阻值計(jì)算，其具體硬件電路情況如圖 5 所示。

圖5 基于 LT3494 的 25 V 電壓供電

3.3 模數(shù)轉(zhuǎn)換電路硬件設(shè)計(jì)

在本文設(shè)計(jì)的模數(shù)轉(zhuǎn)換電路當(dāng)中，為了使數(shù)據(jù)采集具備較高精確性，采用了16 位高精度模數(shù)轉(zhuǎn)換器 ADS8329，同時(shí)為了使系統(tǒng)運(yùn)用具備較強(qiáng)的續(xù)航能力，采用了低能耗微型控制器 AGLN250。其硬件具體原理情況如圖 6 所示。

圖6 模數(shù)轉(zhuǎn)換硬件原理圖

為了避免輸入信號(hào)當(dāng)中存在干擾因素，對(duì)模數(shù)轉(zhuǎn)換器產(chǎn)生影響效應(yīng)，在此部分充分運(yùn)用了A/D有效位的功能[17]。首先在信號(hào)輸入端納入一階無(wú)源低通RC 濾波器進(jìn)行使用，其次在構(gòu)成方面采用電阻數(shù)值相同的兩個(gè)20 Ω電阻以及一個(gè)電容數(shù)值為 470 pF 的電容器。在本電路的供電電壓數(shù)值選取方面，采取能夠提高系統(tǒng)精確度的模擬電壓數(shù)值 +5 V 。在參考電壓數(shù)值設(shè)定方面，采用具有穩(wěn)定性且能耗性較低的LM4040。

當(dāng)系統(tǒng)處于非自動(dòng)運(yùn)行模式時(shí)，主控芯片F(xiàn)PGA會(huì)進(jìn)行配置實(shí)施，其后在EOC 反饋信號(hào)導(dǎo)向下，通過(guò) CONVEST 引腳控制對(duì)A/D采樣率進(jìn)行配置設(shè)定。當(dāng)以上設(shè)定步驟實(shí)施完畢后，轉(zhuǎn)換數(shù)據(jù)會(huì)在觸發(fā)作用下通過(guò) SDO 引腳串行將數(shù)據(jù)傳送給主控芯片F(xiàn)PGA。

4 仿真與測(cè)試分析

4.1 濾波仿真結(jié)果分析

為了對(duì)設(shè)計(jì)的系統(tǒng)數(shù)據(jù)采集精確度進(jìn)行精準(zhǔn)評(píng)估，運(yùn)用仿真軟件FilterCAD對(duì)系統(tǒng)的幅頻特性進(jìn)行檢測(cè)。經(jīng)過(guò)數(shù)據(jù)的詳細(xì)分析，再將其與計(jì)算數(shù)據(jù)對(duì)比，發(fā)現(xiàn)其數(shù)值結(jié)果誤差性幾乎為0，仿真效果較好，能夠滿足數(shù)據(jù)采集的高精度需求。

圖7 幅頻特性分析

經(jīng)過(guò)上述數(shù)據(jù)的精確度測(cè)試之后，還需要對(duì)設(shè)計(jì)系統(tǒng)的信號(hào)抗干擾能力進(jìn)行分析驗(yàn)證，采用仿真軟件LTspice對(duì)其進(jìn)行驗(yàn)證實(shí)施。首先在選定頻率為40 kHz的有用信號(hào)中加入160 kHz的干擾信號(hào)，再比較經(jīng)過(guò)濾波作用前后的信號(hào)數(shù)值，其具體數(shù)值情況如圖8所示。

圖8 利用LTspice工具仿真FFT頻譜圖

從圖8仿真頻譜圖可以看到，有信號(hào)的數(shù)值誤差范圍在可接受范圍內(nèi)，納入的干擾信號(hào)在經(jīng)過(guò)濾波作用以后，也明顯實(shí)現(xiàn)了衰減作用和幅度分量的數(shù)值要求。將其與計(jì)算數(shù)據(jù)進(jìn)行比對(duì)，其數(shù)值結(jié)果誤差性幾乎為0，仿真效果較好，同樣能夠滿足數(shù)據(jù)采集的高精度需求。

4.2 濾波電路的測(cè)試及校準(zhǔn)

在濾波電路傳輸帶寬的測(cè)試環(huán)節(jié)中，采用兩種儀器對(duì)其進(jìn)行測(cè)試，分別是掃頻儀和頻譜儀。首先設(shè)定掃頻儀的輸入信號(hào)條件，使其信號(hào)范圍在1～80 kHz之間，其后需要利用頻譜儀對(duì)輸出信號(hào)進(jìn)行幅頻特性測(cè)試。根據(jù)測(cè)試結(jié)果得知，信號(hào)幅值與頻率之間存在負(fù)相關(guān)關(guān)系。為了驗(yàn)證濾波器截止頻率是否存在理論值和實(shí)際數(shù)值之間的誤差，利用頻譜儀對(duì)上述電路進(jìn)行了實(shí)際數(shù)值方面的檢測(cè)，其具體數(shù)據(jù)如表1所示。

表1 濾波器的參數(shù)測(cè)量

由表1數(shù)據(jù)可知，濾波器截止頻率在實(shí)際值與理論值之間的誤差范圍滿足本文設(shè)計(jì)方案的需求。按照系統(tǒng)設(shè)計(jì)方案的需求，將系統(tǒng)運(yùn)行的截止頻率調(diào)節(jié)到最大數(shù)值40 kHz，使用高精度萬(wàn)用表對(duì)濾波電路的直流信號(hào)進(jìn)行幅值初次校準(zhǔn)，其誤差范圍數(shù)值沒(méi)達(dá)到理想狀態(tài)。為了對(duì)數(shù)據(jù)精確性進(jìn)行提升處理，采取數(shù)據(jù)擬合的方式對(duì)其進(jìn)行相應(yīng)標(biāo)定。在擬合處理步驟當(dāng)中進(jìn)行直線擬合，并設(shè)定其擬合方程式為y=kx+b，在軟件的運(yùn)行下進(jìn)行直流偏置消除，利用MATLAB[18-19]對(duì)數(shù)據(jù)進(jìn)行線性擬合處理，如圖9所示，并將結(jié)果導(dǎo)入表2。

圖9 MATLAB擬合直線

表2 濾波器的測(cè)試校準(zhǔn)

由表2的數(shù)據(jù)結(jié)果可知，經(jīng)過(guò)軟件擬合作用后的數(shù)據(jù)，在測(cè)量精度上確實(shí)得到了有效提升，因此，利用擬合作用的數(shù)據(jù)精度提升方案具備實(shí)踐可行性。

4.3 高精度前端調(diào)理電路測(cè)試

在主控芯片對(duì)系統(tǒng)各模塊數(shù)值進(jìn)行相應(yīng)的配置設(shè)定后，隨即進(jìn)行正弦輸入信號(hào)的數(shù)值調(diào)節(jié)處理，將其幅值調(diào)節(jié)為4 V，偏置調(diào)節(jié)為 2.5 V，并在不同的輸入頻率數(shù)值下進(jìn)行輸入環(huán)節(jié)與輸出環(huán)節(jié)間時(shí)域關(guān)系的測(cè)試，具體情況如圖10所示。

圖10 不同輸入頻率下的輸入輸出時(shí)域圖

對(duì)圖10的時(shí)域圖數(shù)據(jù)結(jié)果分析可知，此系統(tǒng)的前段調(diào)理電路部分在不同信號(hào)頻率下，無(wú)論是在衰減模塊的減值測(cè)試中，還是在濾波器的抗干擾能力測(cè)試中，其數(shù)據(jù)結(jié)果都同時(shí)呈現(xiàn)出較為優(yōu)異的精確性能，各項(xiàng)數(shù)據(jù)在理論數(shù)值與實(shí)際數(shù)值的比對(duì)分析中誤差范圍程度都較小。因此，可以判定本文在調(diào)理電路設(shè)計(jì)部分實(shí)現(xiàn)了高精度的數(shù)據(jù)采集功能。

4.4 系統(tǒng)整體精度測(cè)試

通過(guò)主控芯片F(xiàn)PGA將A/D采樣率數(shù)值調(diào)節(jié)為最低數(shù)值200 kHz，并將系統(tǒng)運(yùn)行模式設(shè)定為非自動(dòng)模式。為了對(duì)位于 0～23. 5 V輸入幅值范圍內(nèi)的直流信號(hào)采集精確度做出分析驗(yàn)證，在信號(hào)源方面采用電源 PAN-35，利用 chipscope 工具對(duì)輸出信號(hào)A/D的采樣數(shù)值進(jìn)行即時(shí)獲取，并將獲取的實(shí)際數(shù)值進(jìn)行平均化處理，最終數(shù)據(jù)結(jié)果如表3所示。

表3 A/D直流信號(hào)采集精度測(cè)試結(jié)果

續(xù) 表

根據(jù)表3顯示的數(shù)據(jù)結(jié)果可知，系統(tǒng)調(diào)理和轉(zhuǎn)換模塊的數(shù)據(jù)結(jié)果均與傳感器的實(shí)際輸出數(shù)值存在差異，為了實(shí)現(xiàn)對(duì)上述兩模塊數(shù)據(jù)精度的提升，依舊采用標(biāo)定擬合方法對(duì)數(shù)據(jù)進(jìn)行精確性能提升，根據(jù)表3記載的標(biāo)定后數(shù)據(jù)情況，可知數(shù)據(jù)誤差范圍已經(jīng)達(dá)到精度要求范圍(0.15%以下)。

4.5 功耗測(cè)試

為了對(duì)本文設(shè)計(jì)系統(tǒng)的實(shí)際續(xù)航能力進(jìn)行深度了解，需要對(duì)其能耗性能進(jìn)行測(cè)試，具體測(cè)試內(nèi)容主要包括對(duì)系統(tǒng)主電路模塊以及各部分電路模塊進(jìn)行不同運(yùn)行狀態(tài)下的能耗測(cè)試。一是靜態(tài)能耗測(cè)試，此時(shí)整個(gè)系統(tǒng)電路還沒(méi)有經(jīng)過(guò)主控芯片F(xiàn)PGA 的配置設(shè)定環(huán)節(jié)，并且也沒(méi)有相應(yīng)的信號(hào)輸入；二是動(dòng)態(tài)能耗測(cè)試，此時(shí)系統(tǒng)電路正處于正常工作狀態(tài)，各部分已經(jīng)通過(guò)主控芯片F(xiàn)PGA 的設(shè)定配置。整個(gè)測(cè)試環(huán)節(jié)的供電設(shè)施采用電源 PAN-35，供給電壓數(shù)值為12 V。

測(cè)試環(huán)節(jié)的流程順序依據(jù)表4測(cè)試內(nèi)容依次進(jìn)行。首先對(duì)主電路模塊兩種運(yùn)行狀態(tài)下的能耗情況進(jìn)行測(cè)試，隨后進(jìn)行調(diào)理電路運(yùn)行狀態(tài)下的能耗測(cè)試，再將上述能耗數(shù)值在對(duì)應(yīng)狀態(tài)下進(jìn)行相減，得到單一模塊運(yùn)行狀態(tài)下的能耗情況。在其后的測(cè)試環(huán)節(jié)中，也運(yùn)用上述測(cè)試方法，將具體測(cè)試數(shù)據(jù)結(jié)果錄入表4。

據(jù)表4數(shù)據(jù)結(jié)果可知，整個(gè)系統(tǒng)在不同運(yùn)行狀態(tài)下的能耗數(shù)值均維持在較低范圍內(nèi)，本文設(shè)計(jì)的電路系統(tǒng)具備較強(qiáng)的續(xù)航能力。

表4 各模塊及整體功耗測(cè)試

Tab.4 Each module and the whole power consumption test

測(cè)試內(nèi)容靜態(tài)功耗/mW 工作功耗 /mW 電源電路模塊3555調(diào)理電路模塊3050A/D與FPGA主控模塊3550整體測(cè)試95155

5 結(jié) 論

本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)與傳統(tǒng)數(shù)據(jù)采集系統(tǒng)相比，具有下列優(yōu)勢(shì)：(1)系統(tǒng)內(nèi)各參數(shù)，如放大倍數(shù)、截止頻率、采樣率等均具備可調(diào)控性，這有利于系統(tǒng)進(jìn)行數(shù)據(jù)采集活動(dòng)，較強(qiáng)的靈活性也使得系統(tǒng)硬件設(shè)計(jì)的難度及成本降低。(2)采集系統(tǒng)在軟件和硬件方面都提升了數(shù)據(jù)的測(cè)試精度。(3)具備較強(qiáng)的續(xù)航能力，無(wú)論處于何種運(yùn)行狀態(tài)下，都能夠?qū)崿F(xiàn)較低的能耗。