郭 聰 吳 其

(沈陽(yáng)工學(xué)院信息與控制學(xué)院，遼寧 撫順 113122)

1 系統(tǒng)硬件平臺(tái)設(shè)計(jì)

1.1 硬件電路設(shè)計(jì)

系統(tǒng)的測(cè)量目標(biāo)是對(duì)水平可見光譜的強(qiáng)度分布，并支持多接口外部通訊控制。硬件電路組成包括電源電路、ad轉(zhuǎn)換電路、CCD模塊控制電路、接口電路、FPGA處理平臺(tái)、SD卡存儲(chǔ)電路、網(wǎng)口通訊電路。其中，電源模塊電路需實(shí)現(xiàn)對(duì)24V外部供電進(jìn)行降壓處理，并對(duì)硬件電路中的各個(gè)功能環(huán)節(jié)提供穩(wěn)定的直流電源；CCD模塊控制電路需實(shí)現(xiàn)采用FPC連接器接口，并實(shí)現(xiàn)通過(guò)兼容設(shè)計(jì)對(duì)不同型號(hào)CCD的驅(qū)動(dòng)控制；SD卡存儲(chǔ)電路需要實(shí)現(xiàn)對(duì)采集數(shù)據(jù)的緩存及系統(tǒng)配置參數(shù)的存儲(chǔ)，并實(shí)現(xiàn)掉電記憶功能；使用FPGA作為整個(gè)系統(tǒng)的控制核心，對(duì)系統(tǒng)采集到的數(shù)據(jù)進(jìn)行處理、分析、命令；通訊部分使用網(wǎng)口模塊實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)通訊。

1.2 電源模塊設(shè)計(jì)

電源電路需要將外部提供的24VDC穩(wěn)壓電源通過(guò)降壓電路轉(zhuǎn)變?yōu)?2V、5V和3.3V的DC電源。

1.2.1 電源板12V、5V選型及詳設(shè)

在對(duì)12V、5V變壓方案的設(shè)計(jì)中，使用了TI公司生產(chǎn)的TPS5450變壓芯片，該芯片外部輸入24V直流電壓，輸出電壓范圍為1.2V～31V，通過(guò)選擇不同型號(hào)的反饋分壓電阻、電容和電感實(shí)現(xiàn)12V、5V變壓。

TPS5450的分壓設(shè)計(jì)一般采用2個(gè)電阻對(duì)輸出電壓分壓實(shí)現(xiàn)反饋。設(shè)計(jì)公式如下：

(式1)

式中R1取值10K，計(jì)算得出輸出電壓為5V和12V時(shí)分壓電阻的阻值為3.16K與1.13K。

在對(duì)電感選擇時(shí)要注意飽和電流及電感的感值。電感L的計(jì)算公式如下：

(式2)

其中芯片的優(yōu)化系數(shù)K取值0.2，開關(guān)頻率Fsw取值500KHz。為保證輸出電壓電流滿足5V/3A、12V/5A，輸出電感選擇使用15μH功率電感。

濾波電容選擇計(jì)算如下公式所示：

(式3)

fco取值為12KHz，帶入相關(guān)參數(shù)計(jì)算得出5V、12V輸出電壓分別采用330μF與150μF容量的電容。

1.2.2 主板電源選型及詳設(shè)

3.3V電壓變壓設(shè)計(jì)中采用5V電壓為輸入電壓，并使用MP1482芯片與分壓電路實(shí)現(xiàn)降壓。降壓電路中使用的分壓電阻和電感參考式1和式2，計(jì)算得出分壓電阻和電感型號(hào)選擇為26.1K和10μH。

1.3 EP3C25Q240C8N

FPGA作為一款新一代的可編程研發(fā)產(chǎn)品，不僅解決了定制電路的不足，在另一方面還克服了原有編程器件門電路數(shù)有限的缺陷。本系統(tǒng)選用FPGA作為主控芯片的原因有以下幾方面：該芯片的設(shè)計(jì)周期相對(duì)于其他設(shè)計(jì)平臺(tái)相對(duì)較短且開發(fā)成本低廉，風(fēng)險(xiǎn)程度也較?。辉撔酒牡?，并兼容CMOS與TTL電平；芯片內(nèi)部具有豐富的觸發(fā)器和IO引腳，并具有高集成度的功能模塊，可以滿足各種應(yīng)用的需求。

在選擇FPGA芯片型號(hào)中，考慮到邏輯資源、速度等級(jí)、IO引腳數(shù)目和成本問(wèn)題后，系統(tǒng)選用了EP3C25Q240C-8N芯片。

2 結(jié)論

此次設(shè)計(jì)中，首先分析了整個(gè)硬件電路的結(jié)構(gòu)組成，并根據(jù)硬件電路中不同功能的實(shí)現(xiàn)需求設(shè)計(jì)了實(shí)現(xiàn)設(shè)計(jì)功能需求的硬件電路，根據(jù)各個(gè)電路設(shè)計(jì)中的核心問(wèn)題，利用對(duì)應(yīng)芯片和模塊完成了對(duì)電源電路部分、采集電路部分、接口部分及核心控制芯片選擇部分的原理設(shè)計(jì)，最終通過(guò)分配FPGA引腳與其他控制電路的電路連接，完成了整個(gè)硬件部分的系統(tǒng)原理設(shè)計(jì)。