Bob Siller

1FPGA助力智能物聯(lián)網(wǎng)

多種AI應(yīng)用需要不斷加速，包括：視頻、圖像和語(yǔ)音識(shí)別;數(shù)據(jù)壓縮;加密與解密;自然語(yǔ)言處理;工業(yè)物聯(lián)網(wǎng);汽車駕駛員輔助系統(tǒng);低延遲邊緣推理;智能網(wǎng)卡和服務(wù)器加速。

在這些應(yīng)用中，我們看到對(duì)性能的需求日益增長(zhǎng)，從而產(chǎn)生了許多全新的、創(chuàng)新的系統(tǒng)架構(gòu)。業(yè)界對(duì)硬件加速平臺(tái)的需求不斷增加，以釋放cPU周期，從而提供更好的系統(tǒng)總體擁有成本。微軟、谷歌、亞馬遜、蘋果和特斯拉等終端設(shè)備制造商已開始為其特定的AI應(yīng)用工作負(fù)載開發(fā)自己的ASIC芯片，以推動(dòng)不斷增強(qiáng)的產(chǎn)品差異化和競(jìng)爭(zhēng)優(yōu)勢(shì)。這促使半導(dǎo)體產(chǎn)品作為AI技術(shù)的關(guān)鍵驅(qū)動(dòng)力而得到復(fù)興，特別是對(duì)于Achronix而言，越來(lái)越多的客戶正在尋找FPGA，以幫助盡快提供創(chuàng)新的A助能。

2解決開發(fā)Al的挑戰(zhàn)

開發(fā)人員在開發(fā)AI方案時(shí)，面臨2個(gè)關(guān)鍵挑戰(zhàn)：

①硬件平臺(tái)如何跟上全新的AI軟件算法和不斷變化的工作負(fù)載的創(chuàng)新速度？

②硬件制造商如何利用一個(gè)硬件平臺(tái)來(lái)平衡計(jì)算、存儲(chǔ)和I/O性能，以獲得最大的使用性能？

Achronix的Speedster7t FPGA器件和SpeedcoreeFPGA IP解決方案可以通過(guò)多種方式幫助應(yīng)對(duì)這些挑戰(zhàn)。

FPGA從本質(zhì)上是可重編程的，但直到最近幾年，它們才被主要用于網(wǎng)絡(luò)加速和預(yù)處理任務(wù)。隨著FPGA已經(jīng)變得功能越來(lái)越強(qiáng)大，它們現(xiàn)在也作為CPU的協(xié)處理器和硬件加速器被用于核心應(yīng)用功能中。

FPGA協(xié)處理器支持系統(tǒng)架構(gòu)師去將性能關(guān)鍵功能轉(zhuǎn)移到專用硬件器件上。通過(guò)卸載這些功能，設(shè)計(jì)人員可以看到整體應(yīng)用性能的顯著提高。隨之而來(lái)的其他好處是，當(dāng)AII作負(fù)載或算法最終發(fā)生改變時(shí)，設(shè)計(jì)人員只需在現(xiàn)場(chǎng)對(duì)FPGA進(jìn)行重新編程，即可更新算法并提供更高的性能。相比傳統(tǒng)的ASIc，可以縮短產(chǎn)品上市時(shí)間、延長(zhǎng)產(chǎn)品生命周期，從而最大限度地利用硬件投資。

eFPGA IP為那些努力設(shè)計(jì)出完美AI架構(gòu)的ASIC設(shè)計(jì)人員提供了令人信服的優(yōu)勢(shì)。現(xiàn)實(shí)的情況是沒(méi)有完美的架構(gòu)，最佳的架構(gòu)取決于所分配到的工作負(fù)載。eFPGA IP被嵌入在ASIC中，因而盡管ASIC架構(gòu)是固定的，但是將關(guān)鍵算法卸載到器件的eFPGA部分，就可以在硬件平臺(tái)的整個(gè)生命周期中進(jìn)行持續(xù)的更新并提高性能。這可以延長(zhǎng)生命周期，并為類似于使用獨(dú)立FPGA的新功能提供更快的上市時(shí)間，而無(wú)需其他分立器件來(lái)支持。與連接到分立FPGA解決方案的ASIC相比，集成在同一個(gè)芯片上，使設(shè)計(jì)人員可以節(jié)省高達(dá)90%的成本，降低75%的功耗，并增加10倍的帶寬。

Achronix是唯——家在批量應(yīng)用中可同時(shí)提供經(jīng)過(guò)驗(yàn)證的FPGA和DeFPGA IP解決方案的公司。Speedster7tFPGA具有平衡的架構(gòu)，結(jié)合了諸如112 Gbps SerDes、PCIe Gen5和400 Gbps以太網(wǎng)接口等非常高速的I/O接口。

在將數(shù)據(jù)傳輸?shù)絊peedster7t之后，一種特有的片上網(wǎng)絡(luò)（NoC）架構(gòu)支持這些數(shù)據(jù)以高達(dá)2 GHz的雙向速度在FPGA邏輯陣列中進(jìn)行傳輸。與傳統(tǒng)的FPGA相比，NoC可以實(shí)現(xiàn)在FPGA架構(gòu)中更快的數(shù)據(jù)傳輸速度，從而進(jìn)一步減少路由擁塞并提高系統(tǒng)性能。新的機(jī)器學(xué)習(xí)處理器（MLP）單元模塊也被添加到其中，也提高了在AI應(yīng)用中被經(jīng)常使用的數(shù)學(xué)乘法和累加函數(shù)的性能。Speedster7t FPGA器件中的MLP是可配置的，以支持諸如整數(shù)、浮點(diǎn)和塊浮點(diǎn)等多種不同的數(shù)字格式，從而可以在較低的數(shù)據(jù)規(guī)模要求下實(shí)現(xiàn)更高的性能。

最后，擁有足夠的內(nèi)存帶寬是幫助AI應(yīng)用實(shí)現(xiàn)高性能的另一個(gè)關(guān)鍵要素。Speedster7t FPGA配備8個(gè)GDDR6內(nèi)存接口，總帶寬可達(dá)4 Tbps。這有助于支持在人AI應(yīng)用中存儲(chǔ)系數(shù)和其他數(shù)據(jù)密集型操作及工作負(fù)載。

把所有這些元素相結(jié)合，就為AI工作負(fù)載提供了令人信服的解決方案。Achronix提供了獨(dú)特、靈活的FPGA或eFPGA架構(gòu)，以及帶寬優(yōu)化的I/O、計(jì)算和存儲(chǔ)性能，這是未來(lái)AI應(yīng)用的理想選擇。