宮月紅，卞良浩，張少君，王明雨

（山東交通學(xué)院船舶與輪機(jī)工程學(xué)院，威海264209）

1 引 言

在現(xiàn)代通信系統(tǒng)中，模數(shù)轉(zhuǎn)換器（ADC）做為數(shù)字部分與模擬部分的接口，占有舉足輕重的地位。隨著數(shù)字信號(hào)處理技術(shù)的發(fā)展，對(duì)模數(shù)轉(zhuǎn)換器速度和分辨率的要求越來(lái)越高。在幾種常用結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器中，流水線(xiàn)型ADC 以其中高速度與中高分辨率而得到廣大用戶(hù)的青睞。隨著性能的提高，流水線(xiàn)型ADC 面臨的主要問(wèn)題是越來(lái)越高的功耗[1-2]。為了降低流水線(xiàn)型ADC 的功耗，提高線(xiàn)性度，研究者們提出了一系列的設(shè)計(jì)方法。在文獻(xiàn)[3]中，采用開(kāi)環(huán)放大器作為第一級(jí)級(jí)間余量放大器，而對(duì)于開(kāi)環(huán)放大器引入的非線(xiàn)性誤差，采用基于統(tǒng)計(jì)規(guī)律的數(shù)字校正技術(shù)來(lái)校正?；诮y(tǒng)計(jì)的數(shù)字校正技術(shù)存在的問(wèn)題是算法收斂過(guò)程依賴(lài)統(tǒng)計(jì)規(guī)律，收斂時(shí)間過(guò)長(zhǎng)。與基于統(tǒng)計(jì)規(guī)律的數(shù)字校正技術(shù)對(duì)應(yīng)的是確定性的校正技術(shù)，這類(lèi)校正技術(shù)算法收斂不依賴(lài)統(tǒng)計(jì)規(guī)律，收斂速度快。在文獻(xiàn)[4-5]中，設(shè)計(jì)了專(zhuān)門(mén)的參考ADC 法來(lái)加速收斂，但是參考ADC 需要增加額外的模擬電路硬件開(kāi)銷(xiāo)，這在數(shù)字電路比例日益增大的細(xì)線(xiàn)工藝下是不經(jīng)濟(jì)的。在文獻(xiàn)[6-7]中，采用加入測(cè)試信號(hào)的方法加速收斂，但是選擇的傳輸函數(shù)與實(shí)際放大器傳輸函數(shù)相差較多，校正精度有待提高。

基于上述背景，在此設(shè)計(jì)一款12 位、40MHz 的流水線(xiàn)型ADC。為了降低系統(tǒng)功耗，采用開(kāi)環(huán)放大器作為第一級(jí)級(jí)間余量放大器。為了校正級(jí)間余量放大器引入的非線(xiàn)性誤差，提出一種確定性的數(shù)字校正方法。在這種校正方法中，通過(guò)加入測(cè)試信號(hào)的方式建立后級(jí)ADC 傳輸函數(shù)模型，通過(guò)傳輸函數(shù)模型來(lái)估計(jì)理想的輸入碼值，對(duì)非線(xiàn)性誤差進(jìn)行校正。選用更接近于實(shí)際情況的三次多項(xiàng)式模型做為級(jí)間放大器傳輸函數(shù)模型，從而提高校正精度。系統(tǒng)工作流程分為測(cè)試模式和正常轉(zhuǎn)換模式。系統(tǒng)在測(cè)試模式下輸入測(cè)試信號(hào)，建立傳輸函數(shù)模型；在正常轉(zhuǎn)換模式下，采用建立的傳輸函數(shù)模型來(lái)估計(jì)理想輸入信號(hào)碼值，實(shí)現(xiàn)校正。通過(guò)測(cè)試信號(hào)的加入，可以使系統(tǒng)快速收斂。

2 MDAC 誤差模型

傳統(tǒng)的流水線(xiàn)型ADC 由采樣保持電路、子ADC、MDAC、時(shí)鐘對(duì)齊電路等組成。圖1 以單端工作模式為例給出了其中1.5 位MDAC 的示意圖。

圖1 MDAC 工作原理示意圖

圖1(a)中的級(jí)間余量放大器采用開(kāi)環(huán)放大器；圖1(b)采用電荷轉(zhuǎn)移式的閉環(huán)放大器結(jié)構(gòu)；圖1(c)采用電容翻轉(zhuǎn)式的閉環(huán)放大器結(jié)構(gòu)。圖中，Φ1 和Φ2 為一對(duì)兩相不交疊時(shí)鐘，用以控制開(kāi)關(guān)1 和開(kāi)關(guān)2；Vin為輸入信號(hào)，VDASC為本級(jí)子ADC 輸出碼值對(duì)應(yīng)的輸入電壓值；Cin、Cf和Cp分別為采樣電容、保持電容、寄生電容。在圖1(a)中，當(dāng)開(kāi)關(guān)1 關(guān)閉時(shí)，Cin被充電。當(dāng)開(kāi)關(guān)2 閉合時(shí)，Cin上的電荷發(fā)生移動(dòng)，放大器輸入端的電壓得到確定，由開(kāi)環(huán)放大器放大，增益由開(kāi)環(huán)增益決定。在圖1(b)中，當(dāng)開(kāi)關(guān)1 關(guān)閉時(shí)，Cin被充電。當(dāng)開(kāi)關(guān)2 閉合時(shí)，一部分Cin上的電荷轉(zhuǎn)移到Cf上，確定放大器輸入端的電壓并放大，增益由Cin與Cf的比值決定。在圖1(c)中，當(dāng)開(kāi)關(guān)1 關(guān)閉時(shí)，Cin和Cf同時(shí)充電。當(dāng)開(kāi)關(guān)2 閉合時(shí)，一部分Cin上的電荷轉(zhuǎn)移到Cf上，實(shí)現(xiàn)放大，增益由Cin與Cf的比值決定。

由上述分析可見(jiàn)，采用開(kāi)環(huán)放大器作為級(jí)間余量放大器，級(jí)間增益取決于開(kāi)環(huán)放大器增益，所以，放大器的傳輸函數(shù)即為開(kāi)環(huán)放大器的傳輸函數(shù)。開(kāi)環(huán)放大器的傳輸函數(shù)可以表示為如下多項(xiàng)式形式：

由參考文獻(xiàn)[8]可知，通過(guò)電路設(shè)計(jì)技巧，可以控制式(1)中三階以上的誤差小于某個(gè)數(shù)量級(jí)，相對(duì)于A(yíng)DC 的精度可以忽略的程度。而式(1)中的偶次項(xiàng)可以通過(guò)差分結(jié)構(gòu)消除，所以式(1)可以簡(jiǎn)化為如下形式：

3 校正結(jié)構(gòu)

3.1 函數(shù)模型創(chuàng)建

在流水線(xiàn)型ADC 中，子級(jí)誤差對(duì)系統(tǒng)的影響從第一級(jí)到最后一級(jí)逐級(jí)減小，所以第一級(jí)誤差對(duì)整體的影響是最大的。在此，為了驗(yàn)證算法，簡(jiǎn)化電路，僅對(duì)第一級(jí)級(jí)間余量放大器誤差進(jìn)行校正。圖2 給出了校正系統(tǒng)的結(jié)構(gòu)框圖。

圖2 校正系統(tǒng)結(jié)構(gòu)框圖

該系統(tǒng)由第一級(jí)3.5 位子ADC 和后臺(tái)ADC 兩部分構(gòu)成，第一級(jí)級(jí)間余量放大器采用開(kāi)環(huán)結(jié)構(gòu)。對(duì)于開(kāi)環(huán)放大器引入的非線(xiàn)性誤差，采用后臺(tái)校正方式校正。校正過(guò)程中，將除第一級(jí)以外的其他子級(jí)看為一個(gè)整體，對(duì)應(yīng)的輸出碼值稱(chēng)為后臺(tái)碼值。

為了對(duì)第一級(jí)級(jí)間余量放大器誤差進(jìn)行校正，需要建立放大器傳輸函數(shù)模型，并應(yīng)用該模型校正放大器的非線(xiàn)性誤差。系統(tǒng)工作分為測(cè)試模式和正常轉(zhuǎn)換模式兩個(gè)階段，分別由兩組時(shí)鐘控制。在測(cè)試模式下，系統(tǒng)輸入測(cè)試信號(hào)，用于建立放大器傳輸函數(shù)模型；在正常轉(zhuǎn)換模式下，通過(guò)建立的傳輸函數(shù)模型來(lái)估計(jì)理想的輸入碼值，最后的輸出通過(guò)將估計(jì)所得的理想碼值與第一級(jí)輸出碼值拼接得到。

可將開(kāi)環(huán)放大器傳輸函數(shù)模型構(gòu)建為三次多項(xiàng)式的形式，如下式：

此處，有一點(diǎn)不同的是，式(1)中放大器的輸出y為輸入x 的函數(shù)。在此，因?yàn)樾枰ㄟ^(guò)輸出碼值估計(jì)輸入值，為了簡(jiǎn)化運(yùn)算，將輸入x 表示為輸出y 的函數(shù)。

3.2 算法工作原理

系統(tǒng)工作分為測(cè)試模式和正常轉(zhuǎn)換模式兩個(gè)階段，傳輸函數(shù)模型建立過(guò)程在測(cè)試模式下完成。為了求解式(3)中三次多項(xiàng)式中的參數(shù)c1和c3，需要由測(cè)試信號(hào)提供三組已知點(diǎn)信息。當(dāng)測(cè)試信號(hào)進(jìn)入系統(tǒng)后，系統(tǒng)校正機(jī)制開(kāi)始工作。多項(xiàng)式中參數(shù)通過(guò)矩陣運(yùn)算求得。假設(shè)測(cè)試信號(hào)提供的三組已知點(diǎn)信息分別為(x0，y0)、(x1，y1)、(x2，y2)，將這三組數(shù)據(jù)分別代入式(3)，可得到如下方程組：

式(4)也可以表示為如下矩陣形式：

為了求得c1和c3的數(shù)值，需要通過(guò)矩陣運(yùn)算對(duì)方程組進(jìn)行求解，矩陣運(yùn)算過(guò)程如下式：

通過(guò)式(6)中的矩陣運(yùn)算，可以求得傳輸函數(shù)中一階和三階參數(shù)值，從而建立傳輸函數(shù)方程。在正常轉(zhuǎn)換模式下，應(yīng)用建立的傳輸函數(shù)方程，就可以通過(guò)多項(xiàng)式插值，由后臺(tái)碼值估計(jì)理想的輸入碼值，實(shí)現(xiàn)校正。

3.3 算法收斂與硬件開(kāi)銷(xiāo)

以上提出的校正方法屬于確定性的校正算法，傳輸函數(shù)建立是在測(cè)試信號(hào)的輔助之下完成的，所以該算法收斂不依賴(lài)統(tǒng)計(jì)規(guī)律，收斂速度快。在測(cè)試模式下，系統(tǒng)輸入測(cè)試信號(hào)，建立傳輸函數(shù)模型；在正常轉(zhuǎn)換模式下，應(yīng)用傳輸函數(shù)模型進(jìn)行多項(xiàng)式插值來(lái)估計(jì)理想輸入碼值實(shí)現(xiàn)校正。其中傳輸函數(shù)模型建立、多項(xiàng)式插值等大部分流程都通過(guò)數(shù)字電路完成，而數(shù)字電路的速度遠(yuǎn)遠(yuǎn)高于模擬部分電路，所以校正過(guò)程能夠在一個(gè)時(shí)鐘周期之內(nèi)完成。

校正過(guò)程中的硬件開(kāi)銷(xiāo)集中發(fā)生在建立傳輸函數(shù)模型時(shí)的矩陣運(yùn)算以及估計(jì)理想輸入碼值時(shí)的多項(xiàng)式插值等步驟中。

4 仿真結(jié)果

為了對(duì)數(shù)字校正方法進(jìn)行校正，設(shè)計(jì)一款12位、40MHz 的流水線(xiàn)型ADC。在Cadence 仿真環(huán)境下， 采用Spectra 數(shù)?；旌戏抡婀ぞ邔?duì)校正系統(tǒng)進(jìn)行仿真。采用0.18μm CMOS 工藝，電源電壓為3.3V。圖3 給出了系統(tǒng)動(dòng)態(tài)仿真結(jié)果。選取輸入信號(hào)的頻率在奈奎斯特頻率附近，信號(hào)頻率為19MHz。由圖可見(jiàn)，校正前系統(tǒng)SFDR 為60.4dB，計(jì)算得出對(duì)應(yīng)的SNDR 為49.8dB；校正后SFDR 為86.7dB，計(jì)算得出對(duì)應(yīng)的SNDR 為72.8dB?？梢?jiàn)，經(jīng)過(guò)校正，系統(tǒng)的線(xiàn)性度得到明顯提高。

圖3 校正前后動(dòng)態(tài)特性仿真結(jié)果

仿真的數(shù)字校正部分通過(guò)Verilog 語(yǔ)言描述，在Cadence 仿真環(huán)境下進(jìn)行邏輯綜合、估計(jì)功耗，得到系統(tǒng)校正過(guò)程中數(shù)字部分的硬件開(kāi)銷(xiāo)、功耗及收斂時(shí)間信息，詳細(xì)結(jié)果如下：

硬件開(kāi)銷(xiāo)：約為8400 個(gè)邏輯門(mén)；

功耗：約為22mW；

收斂時(shí)間：約為4096 次采樣時(shí)間。

5 結(jié) 束 語(yǔ)

細(xì)線(xiàn)工藝下，晶體管本證增益與電源電壓的降低，使得高性能放大器的設(shè)計(jì)越來(lái)越困難，采用數(shù)字提高技術(shù)來(lái)增強(qiáng)數(shù)?；旌想娐废到y(tǒng)的性能已成為一種流行的設(shè)計(jì)趨勢(shì)。為了降低流水線(xiàn)型ADC 系統(tǒng)功耗，采用開(kāi)環(huán)放大器作為流水線(xiàn)型ADC 級(jí)間余量放大器，為了校正開(kāi)環(huán)放大器引入的非線(xiàn)性誤差，采用一種確定性的數(shù)字校正技術(shù)進(jìn)行校正。為了建立傳輸函數(shù)模型，在測(cè)試周期，在輸入端輸入測(cè)試信號(hào)，通過(guò)矩陣運(yùn)算計(jì)算傳輸函數(shù)參數(shù)，從而對(duì)非線(xiàn)性誤差進(jìn)行校正。仿真結(jié)果表明，該校正算法能有效地提高系統(tǒng)的線(xiàn)性度。測(cè)試信號(hào)的使用有效縮短了算法收斂時(shí)間，提高了校正精度。