本報訊日前，silicon Labs（亦稱“芯科科技”）擴展了Si539x抖動衰減器系列產品，其新器件型號具有完全集成的參考時鐘，增強了系統可靠性和性能，同時簡化了高速網絡設計中的PCB布局布線。新型Si539x抖動衰減器設計旨在滿足100/200/400/600/800G設計中苛刻的參考時鐘要求，為最先進的以太網交換機SoC、PHY、FPGA和ASIC中56GPAM-4 SerDes所需的嚴格抖動要求提供超過40%的余量，同時也為新興的112G SerDes設計提供符合未來需求的解決方案。

Silicon Labs時鐘產品總經理James Wilson表示：“網絡設備供應商正在競相開發(fā)能夠處理5G無線流量的更高速、更高容量的設備。這種轉變推動了對前傳/回傳（fronthaul/backhaul）、城域/核心以及數據中心應用中對更高性能時鐘解決方案的需求。通過在Silicon Labs最新的Si539x抖動衰減器中集成參考時鐘，助力整個行業(yè)更加輕松的遷移到更高端口數量。”

新型Si539x抖動衰減器集成了一個高度可靠的晶體，該晶體已在全溫度范圍內進行了全面測試，并針對活性下降（activlty dip）進行了預篩選。Si539x器件已經完全通過各種可靠性測試，包括沖擊、振動、溫度循環(huán)和晶體老化。規(guī)格嚴謹的晶體和創(chuàng)新的器件結構降低了晶體對系統風扇引起的溫度變化的敏感度。Si539x器件可在多達12個差分時鐘輸出上產生100 Hz至1028 MHz頻率的任意組合。