于旭洋

（電子科技集團(tuán)公司第二十九研究所，成都610036）

1 引言

隨著電磁環(huán)境和雷達(dá)信號(hào)體制的變化，電子對(duì)抗系統(tǒng)的規(guī)模日益增大。然而單裝設(shè)備的計(jì)算能力和資源處理能力都十分有限，簡(jiǎn)單地通過“資源堆砌”來(lái)增加處理能力勢(shì)必會(huì)增加系統(tǒng)的體積、功耗，使得系統(tǒng)的靈活性和可靠性大大降低。通過分布式多節(jié)點(diǎn)分擔(dān)信號(hào)處理工作量，利用分布式網(wǎng)絡(luò)資源協(xié)作完成信號(hào)處理，可以非常方便的實(shí)現(xiàn)系統(tǒng)處理能力的擴(kuò)展，完成SWaP（Size，Weight and Power）尺寸小、重量輕、功耗低的指標(biāo)。因此，近年來(lái)分布式信號(hào)處理一直都是學(xué)術(shù)熱點(diǎn)。目前，已有諸多正在致力于解決圍繞分布式系統(tǒng)新興問題的研究。如美國(guó)國(guó)防部先進(jìn)研究項(xiàng)目局DARPA 的傳感器信息技術(shù)項(xiàng)目，其正在發(fā)展固定及移動(dòng)分布式自組織網(wǎng)絡(luò)相關(guān)的分布式數(shù)據(jù)庫(kù)，并研究相關(guān)方法論以收集、存儲(chǔ)和處理傳感網(wǎng)中的數(shù)據(jù)。其中，最關(guān)鍵的領(lǐng)域就是各種分布式信號(hào)處理算法的設(shè)計(jì)與實(shí)現(xiàn)[1]。

本文以Zynq7000 SoC 平臺(tái)為例，結(jié)合分布式信號(hào)處理的特點(diǎn)，研究了SoC 嵌入式處理器架構(gòu)在分布式信號(hào)處理節(jié)點(diǎn)中的應(yīng)用。

2 Zynq7000 SoC 平臺(tái)簡(jiǎn)介

Zynq7000 SoC 平臺(tái)基于“ARM+FPGA”的體系結(jié)構(gòu)，如圖1（a）所示，上半部分主要是處理器系統(tǒng)，包括應(yīng)用處理單元、存儲(chǔ)器接口和內(nèi)部互聯(lián)中心；下半部分是可編程邏輯資源，也就是FPGA 部分，其資源特點(diǎn)和結(jié)構(gòu)與Xilinx 7 系列的FPGA一致[2]。

Zynq7000 系列的SoC 包含了完整的ARM 處理子系統(tǒng)，每一顆Zynq7000 系列的處理器都包含了雙核的Cortex-A9 處理器，整個(gè)處理器的搭建都以Cortex-A9 處理器為中心，而且處理器子系統(tǒng)中集成了內(nèi)存控制器和大量的外設(shè)，使Cortex-A9 的核在Zynq7000 中完全獨(dú)立于可編程邏輯單元。另外，可編程邏輯部分緊密地與ARM 的處理單元結(jié)合。FPGA 的部分用于擴(kuò)展子系統(tǒng)，其有豐富的擴(kuò)展能力，有超過3000 個(gè)內(nèi)部互連資源，可提供100Gb/s 以上的內(nèi)部傳輸帶寬。此外在I/O接口方面，Zynq7000 上有非常靈活、可充分自定義的MIO、SelectIO 資源，以及FPGA 上的高速串行收發(fā)器接口MGT。這種架構(gòu)很適合小型分布式信號(hào)處理設(shè)備的應(yīng)用。

3 分布式信號(hào)處理節(jié)點(diǎn)設(shè)計(jì)的實(shí)現(xiàn)

圖1 Zynq7000 架構(gòu)框圖（a）與分布式信號(hào)處理節(jié)點(diǎn)基本架構(gòu)圖（b）

未來(lái)無(wú)線網(wǎng)絡(luò)的重要特征之一是由集中式到分布式的轉(zhuǎn)變。理想的全分布式網(wǎng)絡(luò)中所有節(jié)點(diǎn)地位等同，其任意兩個(gè)網(wǎng)絡(luò)節(jié)點(diǎn)之間都有多條路徑直接或間接相連，并能實(shí)時(shí)接受新的節(jié)點(diǎn)，而其基本協(xié)議則應(yīng)保證在大量節(jié)點(diǎn)被封堵仍能夠有效持續(xù)傳送數(shù)據(jù)。因此，分布式網(wǎng)絡(luò)具有抗攻擊性強(qiáng)、規(guī)模越大越穩(wěn)定、快速部署等諸多優(yōu)點(diǎn)[3]。

分布式信號(hào)處理節(jié)點(diǎn)需具備無(wú)線高速通信能力、信號(hào)偵收能力、位置信息獲取能力及授時(shí)能力等。因此，采用一體式AD9361+Zynq7000 SoC 平臺(tái)快速搭建分布式節(jié)點(diǎn)，其基本架構(gòu)如圖1（b）所示。AD9361 集成了前端、通道、ADC、DAC 等，將其引入電子戰(zhàn)系統(tǒng)應(yīng)用中，將在很大程度上簡(jiǎn)化電子戰(zhàn)系統(tǒng)的設(shè)計(jì)。分布式節(jié)點(diǎn)由SoC 平臺(tái)部分、射頻前端及通道、通信前端、導(dǎo)航模塊等部分構(gòu)成。

3.1 SoC 平臺(tái)部分

SoC 平臺(tái)主要分CPU 和FPGA 兩部分，CPU 完成通信信號(hào)的編碼及解碼，完成運(yùn)行分布式節(jié)點(diǎn)的資源管理，提供分布式服務(wù)接口，實(shí)現(xiàn)位置時(shí)間管理以及電源管理等功能。FPGA主要實(shí)現(xiàn)數(shù)字處理、信號(hào)檢測(cè)、通道控制管理和數(shù)據(jù)傳輸?shù)裙δ堋?/p>

3.2 數(shù)模混合射頻前端

射頻前端和通道提供信號(hào)偵收所需的低噪聲放大器、濾波、下變頻等功能。A/D 完成模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)變。AD9361 的主要指標(biāo)如下：

①集成12 位ADC 的射頻2×2 接收器；

②帶寬范圍軟件可調(diào)：70MHz～6GHz；

③可調(diào)信道帶寬：200kHz～56MHz；

④支持MIMO 無(wú)線電；

⑤可通過SPI 接口訪問所有的器件寄存器。

3.3 通信、導(dǎo)航以及電源管理

通信前端及信道完成無(wú)線通信信道的收發(fā)切換，提供分布式節(jié)點(diǎn)無(wú)線通信所需的接收低噪聲放大、發(fā)射功放，調(diào)制及解調(diào)等功能。

導(dǎo)航模塊提供分布式節(jié)點(diǎn)的定位和授時(shí)能力，采用通用UART 接口的GPS/北斗導(dǎo)航模塊。

由于分布式節(jié)點(diǎn)采用電池供電，因此，系統(tǒng)設(shè)計(jì)時(shí)應(yīng)重點(diǎn)關(guān)注設(shè)備的續(xù)航時(shí)間，完成電源管理、BIT 檢測(cè)和健康狀態(tài)管理，收集數(shù)據(jù)并完成上報(bào)。

3.4 偵收天線、通信天線、導(dǎo)航天線

偵收天線提供分布式節(jié)點(diǎn)的偵察接收能力，根據(jù)任務(wù)要求需覆蓋相應(yīng)的頻段。通信天線提供通信的接收和發(fā)射能力，覆蓋頻段根據(jù)所接入的無(wú)線網(wǎng)絡(luò)確定。導(dǎo)航天線接入北斗、GPS 導(dǎo)航系統(tǒng)。

由于節(jié)點(diǎn)設(shè)備受限于電池續(xù)航能力以及散熱等因素，節(jié)點(diǎn)設(shè)計(jì)方案上考慮采用帶有低功耗能力的處理系統(tǒng)，以及帶有待機(jī)、喚醒功能的電源管理系統(tǒng)。系統(tǒng)在待機(jī)時(shí)，設(shè)計(jì)了多級(jí)待機(jī)模式，根據(jù)不同的應(yīng)用需求，使得部分耗電較大的硬件處于低功耗狀態(tài)，最大限度地延長(zhǎng)系統(tǒng)待機(jī)時(shí)間。同時(shí)，為了使節(jié)點(diǎn)功能更加靈活，預(yù)留了系統(tǒng)功能重配置能力，處理系統(tǒng)可以根據(jù)控制下發(fā)的指令重新加載不同功能的固件，實(shí)現(xiàn)不同的功能。

4 結(jié)語(yǔ)

本文采用Zynq7000 SoC 平臺(tái)實(shí)現(xiàn)分布式信號(hào)處理節(jié)點(diǎn)在單芯片中進(jìn)行FPGA 與ARM 處理器協(xié)同開發(fā)，增加了分布式節(jié)點(diǎn)的靈活性。最后提出了一種分布式信號(hào)處理節(jié)點(diǎn)完整的解決方案，并闡述了各個(gè)組成部分的具體內(nèi)容。