高皚瓊 甘肅工業(yè)職業(yè)技術(shù)學(xué)院

引言

電子秒表在很多領(lǐng)域充當(dāng)著重要的角色，尤其在各種比賽中對(duì)秒表的精度要求很高。以往的電路多選用單元電路來(lái)實(shí)現(xiàn)，采用傳統(tǒng)的“自底向上”設(shè)計(jì)方法，其設(shè)計(jì)主要依賴設(shè)計(jì)者的經(jīng)驗(yàn)與技巧，這種方式設(shè)計(jì)成本高，效率低。本設(shè)計(jì)采用EDA 技術(shù)，以VHDL 語(yǔ)言為系統(tǒng)邏輯描述，自動(dòng)完成由軟件描述系統(tǒng)到硬件電路的實(shí)現(xiàn)。整個(gè)設(shè)計(jì)“自頂向下”完成功能模塊的劃分，各模塊相對(duì)獨(dú)立。可以對(duì)各模塊單獨(dú)進(jìn)行設(shè)計(jì)、調(diào)試和修改，極大地減少了設(shè)計(jì)人員的工作量，更提高了設(shè)計(jì)的靈活性和可靠性。

1 設(shè)計(jì)思路及模塊劃分

1.1 設(shè)計(jì)思路

秒表實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)脈沖信號(hào)（1HZ）進(jìn)行計(jì)數(shù)的電路，能夠精確反映計(jì)時(shí)時(shí)間。在此過(guò)程中具備啟動(dòng)、暫停、復(fù)位等功能，使其真正具有實(shí)用功能。秒表計(jì)時(shí)的最大范圍為1 小時(shí)，精度為0.01 秒，當(dāng)按下暫停按鍵后，由顯示電路顯示計(jì)時(shí)時(shí)間。

1.2 模塊劃分

電子秒表的設(shè)計(jì)模塊主要包括分頻器、計(jì)數(shù)器電路、控制電路、報(bào)時(shí)電路和譯碼顯示電路等。其中，計(jì)時(shí)電路和控制電路是系統(tǒng)的主要部分，計(jì)時(shí)電路完成對(duì)秒脈沖信號(hào)的計(jì)數(shù)功能，而控制電路具有直接控制計(jì)數(shù)器的清零、啟動(dòng)計(jì)數(shù)、停止 3 種狀態(tài)的功能。

(1）計(jì)數(shù)器模塊主要完成對(duì)時(shí)鐘信號(hào)的精確計(jì)時(shí)。其實(shí)質(zhì)是對(duì)有分頻器輸出的秒脈沖信號(hào)（頻率為1HZ）進(jìn)行計(jì)數(shù)，通過(guò)計(jì)數(shù)完成計(jì)時(shí)。秒、分部分為60 進(jìn)制計(jì)數(shù)，即從0 到59 循環(huán)計(jì)數(shù)，計(jì)至59 分59 秒時(shí)歸零。計(jì)數(shù)結(jié)果通過(guò)譯碼顯示部分顯示，即所計(jì)時(shí)間值。

(2）控制電路可產(chǎn)生 3 個(gè)控制信號(hào)，分別用作電子秒表的清零、計(jì)時(shí)、停止 3 種狀態(tài)。

(3）由石英晶體振蕩器產(chǎn)生頻率很高的脈沖信號(hào)，經(jīng)分頻電路分頻生成 1Hz 標(biāo)準(zhǔn)秒脈沖信號(hào)和100Hz 的音頻信號(hào)，同時(shí)滿足計(jì)數(shù)電路和報(bào)時(shí)電路的需要。

(4）譯碼顯示模塊為譯碼驅(qū)動(dòng)電路和數(shù)碼顯示電路，可以將測(cè)得的數(shù)值轉(zhuǎn)換成能在數(shù)碼管上顯示的數(shù)字，方便讀取結(jié)果。

(5）報(bào)時(shí)電路，當(dāng)計(jì)時(shí)電路計(jì)到 59 秒時(shí)，產(chǎn)生一個(gè)報(bào)時(shí)信號(hào)，蜂鳴器報(bào)時(shí)。產(chǎn)生“滴答，滴答”的報(bào)時(shí)聲。

2 電子秒表的部分VHDL 程序

LIBRARY IEEE；

USE IEEE.STD_LOGIC_1164.ALL；

USE IEEE.STD_LOGIC_UNSIGNED.ALL；

ENTITY mb_60 IS

PORT( en，Reset，clk： IN STD_LOGIC；

co： OUT STD_LOGIC；

led1： OUT STD_LOGIC_VECTOR(6 DOWNTO 0)；

led10： OUT STD_LOGIC_VECTOR(6 DOWNTO 0))；

END mb_60；

ARCHITECTURE S_watch OF mb_60 IS

COMPONENT count_60_2

PORT( en，Reset，clk： IN STD_LOGIC；

counter1： OUT STD_LOGIC_

VECTOR(3 DOWNTO 0)；

counter10： out STD_LOGIC_VECTOR(3 DOWNTO 0)；

co： OUT STD_LOGIC)；

END COMPONENT；

COMPONENT encoder_7_2

PORT( d：IN STD_LOGIC_VECTOR(3 DOWNTO 0)；

y：OUT STD_LOGIC_VECTOR(6 DOWNTO 0))；

END COMPONENT；

COMPONENT fenping

PORT( clk： IN STD_LOGIC；

clk_out： OUT STD_LOGIC)；

END COMPONENT；

SIGNAL x：STD_LOGIC；

SIGNAL y，z：STD_LOGIC_VECTOR(3 DOWNTO 0)；

BEGIN

U0： fenping PORT MAP(clk，x)；

U1： count_60_2 PORT MAP(en，Reset，x，y，z，co)；

U2： encoder_7_2 PORT MAP(y，led1)；

U3： encoder_7_2 PORT MAP(z，led10)；

END S_watch；

3 部分時(shí)序仿真圖

3.1 計(jì)數(shù)器模塊仿真圖

3.2 控制電路仿真圖

4 結(jié)束語(yǔ)

EDA 技術(shù)的應(yīng)用實(shí)現(xiàn)了電子設(shè)計(jì)自動(dòng)化，使得數(shù)字電路的設(shè)計(jì)變得更加靈活、簡(jiǎn)捷、高效。不僅極大的減輕了設(shè)計(jì)人員的工作量，提高了工作效率，更縮短了產(chǎn)品開(kāi)發(fā)的周期。