高 媛1,賈 凡,唐學(xué)術(shù)
(1.軍委裝備發(fā)展部,北京 100032; 2.北京航天測(cè)控技術(shù)有限公司,北京 100041)
無(wú)線電指令收發(fā)單元是導(dǎo)彈制導(dǎo)回路中的重要彈上儀器,是無(wú)線電跟蹤設(shè)備的控制通道,與制導(dǎo)雷達(dá)進(jìn)行通信,實(shí)現(xiàn)導(dǎo)彈制導(dǎo)和控制信號(hào)的傳輸。無(wú)線電指令收發(fā)單元是導(dǎo)彈制導(dǎo)控制的關(guān)鍵部件,內(nèi)部組成與功能復(fù)雜,指標(biāo)要求高,其維修檢測(cè)也需要依賴復(fù)雜的儀器,因此有必要研制無(wú)線電指令收發(fā)單元自動(dòng)測(cè)試設(shè)備,有效提升導(dǎo)彈維修和保障能力。
VPX總線采用高速串行總線替代并行總線,在VME系統(tǒng)基礎(chǔ)上增加了對(duì)RapidIO、PCI Express、1/10GEthernet高速串行總線的支持,適合大數(shù)據(jù)量交換的儀器應(yīng)用[1]; VPX總線的機(jī)械結(jié)構(gòu)具有加固,抗震、支持風(fēng)冷液冷等技術(shù)優(yōu)勢(shì),更加適合惡劣環(huán)境要求[2];其高密度的結(jié)構(gòu)符合IEEE1101的3U和6U標(biāo)準(zhǔn),保證了系統(tǒng)良好的兼容性,滿足了軍事、航空航天領(lǐng)域越來(lái)越高的性能要求與高可靠性的指標(biāo),成為現(xiàn)有模塊化總線電子設(shè)備的理想替代者,并作為下一代軍用通訊計(jì)算平臺(tái)的標(biāo)準(zhǔn)[3,4]。
結(jié)合無(wú)線電指令收發(fā)測(cè)試的需求,采用VPX總線模塊化設(shè)備構(gòu)建自動(dòng)測(cè)試系統(tǒng)。
無(wú)線電指令收發(fā)單元安裝于導(dǎo)彈內(nèi)部,功能主要是接收和處理地面制導(dǎo)雷達(dá)發(fā)送給導(dǎo)彈的遙控指令,向地面回傳導(dǎo)彈的遙測(cè)數(shù)據(jù)等信息,從而構(gòu)成導(dǎo)彈的制導(dǎo)控制回路。
無(wú)線電指令收發(fā)單元測(cè)試主要檢測(cè)其接收無(wú)線遙控指令的功能、指令譯碼功能、遙測(cè)信息回傳功能、接收發(fā)送性能等指標(biāo)。
測(cè)試系統(tǒng)采用基于VPX總線的模塊化測(cè)試架構(gòu),測(cè)試系統(tǒng)的而核心是VPX總線主控制器模塊,系統(tǒng)采用VPX總線控制各類測(cè)試儀器模塊,運(yùn)行自動(dòng)化測(cè)試軟件,通過(guò)圖形界面與操作人員交互。這種結(jié)構(gòu)具有構(gòu)建靈活、集成化程度高、易于擴(kuò)展、標(biāo)準(zhǔn)化程度高等特點(diǎn)[5]。系統(tǒng)架構(gòu)圖如圖1所示。
圖1 系統(tǒng)架構(gòu)圖
主控制器上運(yùn)行自動(dòng)測(cè)試軟件,通過(guò)VPX總線儀器驅(qū)動(dòng)控制各VPX總線測(cè)試模塊,將激勵(lì)信號(hào)通過(guò)信號(hào)調(diào)理/測(cè)試轉(zhuǎn)接組合分配到被測(cè)對(duì)象,同時(shí)將測(cè)試響應(yīng)信號(hào)轉(zhuǎn)接到測(cè)試模塊。
測(cè)試執(zhí)行時(shí),由自動(dòng)測(cè)試程序調(diào)取測(cè)試流程(TP)控制各個(gè)測(cè)試模塊,發(fā)出測(cè)試激勵(lì)、采集測(cè)試信號(hào),最后將信號(hào)分析結(jié)果保存和顯示,根據(jù)測(cè)試結(jié)果實(shí)施被測(cè)對(duì)象的故障診斷和性能評(píng)估。
由于VPX總線與傳統(tǒng)總線相比,不僅在帶寬上突破千兆,而且非常好地解決了加固、高速互聯(lián)、系統(tǒng)管理等各個(gè)方面的問(wèn)題,可廣泛應(yīng)用于航空、航天、通信等領(lǐng)域[6],因此特別適用于構(gòu)建無(wú)線電微波設(shè)備的自動(dòng)測(cè)試系統(tǒng)[7]。
整個(gè)測(cè)試系統(tǒng)硬件由VPX測(cè)試組合、信號(hào)調(diào)理轉(zhuǎn)接組合和程控電源三部分組成,如圖2所示。
圖2 測(cè)試系統(tǒng)硬件組成圖
測(cè)試系統(tǒng)硬件組成及功能設(shè)計(jì)如下:
1)VPX測(cè)試組合由VPX機(jī)箱、VPX主控制器以及VPX功能模塊組成。
VPX機(jī)箱包含箱體結(jié)構(gòu)、VPX總線背板、VPX供電電源,用于安裝各類VPX模塊,構(gòu)成模塊化測(cè)試儀器系統(tǒng)。本方案機(jī)箱采用采用導(dǎo)冷設(shè)計(jì)、全封閉EMC屏蔽設(shè)計(jì),滿足高可靠應(yīng)用要求。
VPX功能模塊包括AD采集、數(shù)字IO、無(wú)線電測(cè)試、數(shù)字示波器以及串行通信模塊。
2)信號(hào)調(diào)理轉(zhuǎn)接組合提供被測(cè)對(duì)象到VPX測(cè)試組合之間的信號(hào)轉(zhuǎn)接和調(diào)理功能
3)程控電源通過(guò)串行通信模塊控制,用于對(duì)被測(cè)對(duì)象提供電源。
針對(duì)無(wú)線電指令收發(fā)單元測(cè)試需求,選取了VPX總線機(jī)箱及功能模塊。
1)VPX機(jī)箱采用一個(gè)8槽背板即可滿足要求,為了保留擴(kuò)展能力,選用14槽VPX背板,支持VITA62和OpenVPX標(biāo)準(zhǔn),背板采用高速M(fèi)ulti-Gig RT-2連接器,總線支持SRIO、PCIe和GbE等高速總線
2)VPX主控制器提供標(biāo)準(zhǔn)VPX總線主板功能,板載CPU、內(nèi)存、固態(tài)硬盤,提供提供1路前面板VGA接口,1路前面板以太網(wǎng)接口,2路前面板USB2.0接口,控制器上運(yùn)行自動(dòng)測(cè)試軟件,并通過(guò)外接顯示器和鍵盤/鼠標(biāo)提供用戶交互功能。
3)AD采集模塊集成了16路AD采集,用于對(duì)測(cè)試對(duì)象的電壓、電流等參數(shù)進(jìn)行測(cè)試,同時(shí)可用于系統(tǒng)自檢。
4)數(shù)字IO模塊用于對(duì)被測(cè)對(duì)象的數(shù)字量輸出信號(hào)進(jìn)行采集,對(duì)被測(cè)對(duì)象輸出開(kāi)關(guān)量控制信號(hào),用于通道選通等控制。
5)數(shù)字示波器主要用于對(duì)被測(cè)對(duì)象的數(shù)字脈沖及譯碼時(shí)序信號(hào)進(jìn)行采集處理。
6)串行通信模塊主要用于控制程控電源,并預(yù)留串行通信測(cè)試功能。
7)調(diào)制解調(diào)模塊用于將被測(cè)對(duì)象來(lái)的射頻信號(hào)解調(diào)為基帶信號(hào),或?qū)⒒鶐盘?hào)調(diào)制出射頻信號(hào),同時(shí)通過(guò)程控實(shí)現(xiàn)射頻信號(hào)功率控制,以滿足被測(cè)對(duì)象的適配需要。
8)無(wú)線電測(cè)試模塊用于產(chǎn)生與被測(cè)對(duì)象通信的基帶信號(hào),接收并處理被測(cè)對(duì)象回傳的信息,該模塊是本系統(tǒng)中的核心測(cè)試設(shè)備,基于VPX功能模塊構(gòu)建,如圖3所示。
圖3 無(wú)線電測(cè)試模塊組成圖
無(wú)線電測(cè)試模塊以ARM處理器和FPGA為核心,由FPGA負(fù)責(zé)基帶信號(hào)解析和處理,ARM處理器用于實(shí)現(xiàn)部分實(shí)時(shí)測(cè)試功能。由于指令收發(fā)測(cè)試對(duì)實(shí)時(shí)性要求較高,系統(tǒng)需要在較短時(shí)間內(nèi)完成信號(hào)調(diào)制解調(diào)、基帶編解碼、信息處理等流程,ARM處理器即用于實(shí)現(xiàn)實(shí)時(shí)性高的測(cè)試。
VPX總線可以提供64對(duì)差分信號(hào),可以傳輸PCIe、RapidIO、快速以太網(wǎng)等信號(hào),本設(shè)計(jì)選擇PCIe信號(hào)。
PCIe總線是一種高速串行傳輸協(xié)議,由串行時(shí)鐘和PCIe通道組成,PCIe通道分為發(fā)送通道和接收通道,每通道由兩對(duì)差分信號(hào)線(發(fā)送和接收各一對(duì))組成,實(shí)現(xiàn)高速全雙工串行通信。PCIe能夠?qū)崿F(xiàn)兩臺(tái)設(shè)備間點(diǎn)對(duì)點(diǎn)互聯(lián),兩臺(tái)PCIe設(shè)備間的通道數(shù)量有1、2、4、8、16、32等多種組合,對(duì)應(yīng)PCIe速度等級(jí)的×1、×2、×4、×8、×16、×32,每對(duì)差分信號(hào)線的最大傳輸速度為2.5Gbps,物理層信號(hào)采用8b/10b編碼,因此PCIe×1的傳輸帶寬即可達(dá)到4Gbps,適合高速數(shù)據(jù)處理和實(shí)時(shí)采集控制的高帶寬應(yīng)用。
PCIe總線規(guī)范定義了三層的設(shè)備結(jié)構(gòu),分別是處理層、數(shù)據(jù)鏈路層和物理層,各層都具備相應(yīng)的發(fā)送和接收模塊。處理層是整個(gè)體系結(jié)構(gòu)的最高層,其數(shù)據(jù)包包含數(shù)據(jù)頭、校驗(yàn)與有效數(shù)據(jù);數(shù)據(jù)鏈路層負(fù)責(zé)數(shù)據(jù)交換、錯(cuò)誤檢測(cè)與判斷、電源管理與初始化等功能,在數(shù)據(jù)傳輸時(shí)鏈路層具有數(shù)據(jù)比特錯(cuò)誤檢測(cè)和重傳的功能,通過(guò)CRC校驗(yàn)判斷數(shù)據(jù)包是否有錯(cuò),錯(cuò)誤出現(xiàn)時(shí)對(duì)鏈路對(duì)端請(qǐng)求重新傳輸,確保PCIe總線傳輸可靠。物理層用于確定鏈路電氣特性、速度、極性等配置,同時(shí)管理電源[8]。
PCIe接口部分采用專用PCIe橋芯片實(shí)現(xiàn),這類芯片性能穩(wěn)定,功能完善,設(shè)計(jì)資源豐富,在產(chǎn)品開(kāi)發(fā)中設(shè)計(jì)人員可以不用太多關(guān)注總線協(xié)議的實(shí)現(xiàn)[9]。
本設(shè)計(jì)選用博通公司(原PLX)的PEX8311協(xié)議芯片實(shí)現(xiàn)VPX總線模塊接口設(shè)計(jì)。PEX8311是單通道PCIe總線橋芯片,可以作為總線根設(shè)備也可作為終端設(shè)備[10]。PEX8311芯片技術(shù)特點(diǎn)如下:
1)PCI Express 與本地總線橋接芯片,符合PCIe r1.0a規(guī)范;
2)本地總線:32位地址和32位數(shù)據(jù)獨(dú)立模式,或32位數(shù)據(jù)/地址復(fù)用模式;
3)本地總線時(shí)鐘達(dá)66MHz;
4)單通道PCI Express端口(PCIe×1),全雙工,2.5Gbps每方向;
5)自動(dòng)極性翻轉(zhuǎn)匹配;
6)2個(gè)獨(dú)立DMA通道;
7)功率:1W,鏈路和設(shè)備功耗管理功能;
8)內(nèi)置的鏈路CRC校驗(yàn)。
圖4是無(wú)線電測(cè)試模塊內(nèi)部框圖。
圖4 無(wú)線電測(cè)試模塊框圖
其中PEX8311工作于終端(外設(shè))模式,PEX8311通過(guò)背板連接器與機(jī)箱VPX背板連接,主控制器通過(guò)PCIe總線配置無(wú)線電測(cè)試模塊的PEX8311,當(dāng)需要與主控制器進(jìn)行高速數(shù)據(jù)傳輸時(shí),可采用DMA通道以高優(yōu)先級(jí)并發(fā)直接訪問(wèn)的方式傳輸。
FPGA負(fù)責(zé)處理中頻信號(hào)編、解碼,ARM處理器負(fù)責(zé)處理與主控制器的數(shù)據(jù)交互。當(dāng)運(yùn)行實(shí)時(shí)測(cè)試程序時(shí),測(cè)試流程文件(ATML)通過(guò)PCIe總線傳到ARM處理器,并保存到SDRAM用于執(zhí)行。由ARM處理器解析ATML后,按流程執(zhí)行實(shí)時(shí)測(cè)試,包括輸出基帶信號(hào)通過(guò)FPGA編碼輸出,采集FPGA解碼的信號(hào)并實(shí)時(shí)計(jì)算處理等。
無(wú)線電測(cè)試模塊具有三種工作模式:
1)由主控制器獨(dú)立運(yùn)行測(cè)試任務(wù)。該模式適用于應(yīng)用程序復(fù)雜、數(shù)據(jù)處理量大,且對(duì)實(shí)時(shí)性要求不高的場(chǎng)合,此時(shí)ARM處理器不需解析運(yùn)行實(shí)時(shí)測(cè)試流程,僅用于接收主控制的指令收發(fā)命令,并控制FPGA完成指令發(fā)送、數(shù)據(jù)接收解碼工作。
2)測(cè)試模塊獨(dú)立運(yùn)行測(cè)試任務(wù)。該模式適用于應(yīng)用程序簡(jiǎn)單、數(shù)據(jù)量小,且對(duì)信號(hào)的實(shí)時(shí)性要求較高的場(chǎng)合。在此工作模式下,測(cè)試任務(wù)完全由測(cè)試模塊中的ARM處理器運(yùn)行,主控制器可進(jìn)行參數(shù)回讀、執(zhí)行數(shù)據(jù)狀態(tài)讀取、控制停止測(cè)試模塊任務(wù)并下裝新的測(cè)試任務(wù)等操作。此時(shí)實(shí)時(shí)測(cè)試程序需要先傳輸?shù)紸RM處理器并保存在SDRAM中,然后由主控制器下發(fā)啟動(dòng)實(shí)時(shí)測(cè)試指令,ARM處理器開(kāi)始解析實(shí)時(shí)測(cè)試流程并執(zhí)行,再將過(guò)程數(shù)據(jù)和測(cè)試結(jié)果返回主控制器。通常會(huì)在實(shí)時(shí)測(cè)試流程中設(shè)置實(shí)時(shí)測(cè)試中止條件,包括接收數(shù)據(jù)達(dá)到門限、循環(huán)運(yùn)行一定次數(shù)、接收到特定信號(hào),也可由主控制器下發(fā)指令停止實(shí)時(shí)測(cè)試。
3)測(cè)試模塊輔助主控制器運(yùn)行測(cè)試任務(wù)。該模式適用于應(yīng)用程序復(fù)雜、數(shù)據(jù)量大,且對(duì)部分信號(hào)的實(shí)時(shí)性有一定要求的場(chǎng)合。在此工作模式下,實(shí)時(shí)測(cè)試任務(wù)由上位機(jī)下裝并運(yùn)行,測(cè)試模塊的ARM處理器輔助運(yùn)行一部分對(duì)實(shí)時(shí)性要求較高的子測(cè)試任務(wù)。
由于VPX總線及其結(jié)構(gòu)形式特別針對(duì)高帶寬和高速處理應(yīng)用進(jìn)行了優(yōu)化,使得單模塊散熱性能大幅提升,因此能夠支持復(fù)雜的實(shí)時(shí)測(cè)試任務(wù)下放到模塊級(jí)處理器(ARM)運(yùn)行,模塊中的處理器與系統(tǒng)主控制器質(zhì)檢通過(guò)VPX實(shí)現(xiàn)高帶寬連接,允許實(shí)時(shí)傳輸復(fù)雜數(shù)據(jù),并且僅需被動(dòng)散熱即可滿足環(huán)境要求,適用于軍用高可靠測(cè)試應(yīng)用場(chǎng)景。
信號(hào)調(diào)理轉(zhuǎn)接組合是測(cè)試儀器與被測(cè)對(duì)象間的橋梁,主要完成測(cè)試信號(hào)轉(zhuǎn)接,浮地信號(hào)的隔離調(diào)理、開(kāi)關(guān)量信號(hào)調(diào)理以及各類負(fù)載適配。
信號(hào)調(diào)理轉(zhuǎn)接組合采用標(biāo)準(zhǔn)機(jī)箱和歐卡式機(jī)籠結(jié)構(gòu),內(nèi)部調(diào)理電路采用歐卡式模塊構(gòu)成,調(diào)理模塊包括模塊信號(hào)隔離放大、隔離濾波、開(kāi)關(guān)量輸出、數(shù)字信號(hào)隔離等,通過(guò)調(diào)理背板將各類信號(hào)轉(zhuǎn)接到外部接口。
信號(hào)調(diào)理轉(zhuǎn)接組合中配置調(diào)理專用隔離電源,用于對(duì)各個(gè)調(diào)理模塊提供隔離電源,實(shí)現(xiàn)隔離模塊前后端電源和信號(hào)的隔離。
選用成熟貨架產(chǎn)品,用于被測(cè)對(duì)象供電,通過(guò)串行通信接口進(jìn)行程控輸出,可提供多路直流、交流電壓、電流源輸出。
結(jié)合具體測(cè)試項(xiàng)目需求,測(cè)試軟件選用成熟的分層通用化體系結(jié)構(gòu)。同時(shí)綜合考慮人工智能,專家系統(tǒng),數(shù)據(jù)庫(kù)管理等技術(shù),建立友好的人機(jī)交互環(huán)境,為維修人員提供適時(shí)、適度、高效的過(guò)程指導(dǎo)和技術(shù)信息支持,達(dá)到縮短測(cè)試時(shí)間,提高診斷效能,降低技術(shù)資料管理費(fèi)用之目的。
根據(jù)測(cè)試需求和上述原則,測(cè)試軟件選用VITE平臺(tái)開(kāi)發(fā)。VITE 是基于用戶界面的虛擬儀器集成開(kāi)發(fā)環(huán)境,為測(cè)試系統(tǒng)、控制系統(tǒng)及信號(hào)分析處理等提供了簡(jiǎn)單易用的編程環(huán)境。VITE在構(gòu)建大型分布式測(cè)試系統(tǒng)時(shí)具有開(kāi)發(fā)迅速、支持全壽命周期維護(hù)、易于升級(jí)等優(yōu)勢(shì)。測(cè)試軟件整體架構(gòu)如圖5所示。其中嵌入式實(shí)時(shí)測(cè)試程序位于無(wú)線電測(cè)試模塊上的ARM程序存儲(chǔ)器中,由ARM處理器運(yùn)行,配合主控制器VITE測(cè)試軟件完成實(shí)時(shí)測(cè)試。
圖5 測(cè)試軟件平臺(tái)架構(gòu)
圖6為VITE 集成開(kāi)發(fā)環(huán)境界面。
圖6 VITE3.0集成開(kāi)發(fā)環(huán)境
平臺(tái)軟件在功能上主要包括TPS開(kāi)發(fā)功能、測(cè)試執(zhí)行功能和數(shù)據(jù)分析管理功能。
1)TPS開(kāi)發(fā):該模塊是軟件進(jìn)行測(cè)試任務(wù)的總?cè)肟?,用戶必須通過(guò)測(cè)試對(duì)象的需求分析,生成測(cè)試項(xiàng)目與系統(tǒng)測(cè)試資源的映射關(guān)系。在軟件平臺(tái)中進(jìn)行TPS流程開(kāi)發(fā),生成直接面向底層VPX儀器驅(qū)動(dòng)的測(cè)試流程序列,通過(guò)與硬件和系統(tǒng)的聯(lián)調(diào),完善軟件TPS。
TPS流程開(kāi)發(fā)使用圖形化順序編寫方式,以測(cè)試項(xiàng)目和測(cè)試點(diǎn)為基本組成部分,兼顧了圖形化開(kāi)發(fā)的方便易用和代碼編寫方式的結(jié)構(gòu)化順序執(zhí)行形式。
2)TPS執(zhí)行:測(cè)試流程執(zhí)行是整個(gè)軟件的核心部分,軟件系統(tǒng)根據(jù)用戶選擇的TPS測(cè)試流程自動(dòng)執(zhí)行相應(yīng)的測(cè)試操作。測(cè)試執(zhí)行過(guò)程從流程的第一個(gè)測(cè)試動(dòng)作開(kāi)始執(zhí)行,直到最后一個(gè)測(cè)試動(dòng)作執(zhí)行完畢。在TPS流程執(zhí)行過(guò)程中,系統(tǒng)根據(jù)流程中的配置信息,自動(dòng)選擇相應(yīng)的儀器進(jìn)行激勵(lì)和測(cè)量操作,完成測(cè)試數(shù)據(jù)的處理、顯示和存儲(chǔ)工作。執(zhí)行部分提供給用戶啟動(dòng)運(yùn)行、暫停運(yùn)行、停止運(yùn)行、繼續(xù)運(yùn)行等操作來(lái)控制整個(gè)測(cè)試動(dòng)作的執(zhí)行過(guò)程。
3)測(cè)試報(bào)表與數(shù)據(jù)分析:數(shù)據(jù)分析管理功能主要完成歷史測(cè)試數(shù)據(jù)信息的查詢工作、報(bào)表生成、打印、統(tǒng)計(jì)分析等功能。查詢工作提供給用戶對(duì)歷史測(cè)試數(shù)據(jù)的查詢,通過(guò)輸入測(cè)試時(shí)間、測(cè)試人員、測(cè)試內(nèi)容等一系列查詢條件,界面列舉出所有滿足條件的測(cè)試結(jié)果信息,包括測(cè)試結(jié)果值、測(cè)試范圍、合格條件、判定結(jié)果等;報(bào)表生成提供給用戶針對(duì)結(jié)果的Word和Excel文件格式的標(biāo)準(zhǔn)化輸出模式,可以直接將列表結(jié)果生成友好的報(bào)表內(nèi)容;打印功能提供用戶對(duì)結(jié)果內(nèi)容的打印輸出;統(tǒng)計(jì)分析功能通過(guò)調(diào)用系統(tǒng)內(nèi)的調(diào)度算法和Matlab的數(shù)據(jù)分析組件,可以對(duì)用戶關(guān)心的數(shù)據(jù)進(jìn)行統(tǒng)計(jì),可以依靠專家知識(shí)生成工具和綜合數(shù)據(jù)分析工具實(shí)現(xiàn)用戶對(duì)故障分析、處理和統(tǒng)計(jì)歸類的需求。
無(wú)線電指令收發(fā)功能測(cè)試主要分為射頻測(cè)試、指令譯碼測(cè)試、回傳測(cè)試,性能測(cè)試主要是接收靈敏度測(cè)試和發(fā)射功率測(cè)試。
TPS主要在主控制器測(cè)試軟件VITE中運(yùn)行,設(shè)計(jì)采用樹形列表的方式,如圖7所示。
圖7 TPS流程開(kāi)發(fā)環(huán)境
測(cè)試流程中的射頻測(cè)試、信息回傳測(cè)試都需要較高的系統(tǒng)響應(yīng)實(shí)時(shí)性,因此采用測(cè)試軟件VITE+無(wú)線電測(cè)試模塊實(shí)時(shí)測(cè)試的方式:測(cè)試初始化時(shí)將需要無(wú)線電測(cè)試模塊實(shí)時(shí)執(zhí)行的編碼、發(fā)送、接收、解碼等測(cè)試流程下裝到無(wú)線電測(cè)試模塊的ARM處理器內(nèi)存中,等待主控制器測(cè)試軟件調(diào)用;當(dāng)執(zhí)行到實(shí)時(shí)測(cè)試步驟時(shí)由主控制器測(cè)試軟件根據(jù)TPS流程,調(diào)用無(wú)線電測(cè)試模塊ARM處理器執(zhí)行實(shí)時(shí)測(cè)試并返回結(jié)果,其余測(cè)試流程由主控制器測(cè)試軟件執(zhí)行。既保證了測(cè)試實(shí)時(shí)性,又兼顧了通用測(cè)試系統(tǒng)架構(gòu),使系統(tǒng)具有通用性、擴(kuò)展性。
實(shí)現(xiàn)上述流程的關(guān)鍵是設(shè)計(jì)通用的無(wú)線電測(cè)試模塊的驅(qū)動(dòng)接口,使得無(wú)線電測(cè)試模塊具備通用儀器控制接口的同時(shí),增加下裝實(shí)時(shí)測(cè)試流程的接口,并需要設(shè)計(jì)ARM處理器程序,使其配合上位測(cè)試軟件的驅(qū)動(dòng)調(diào)用以及執(zhí)行起停、結(jié)果上傳等操作。
ARM處理器中運(yùn)行實(shí)時(shí)測(cè)試系統(tǒng),負(fù)責(zé)與主控制器進(jìn)行指令和數(shù)據(jù)傳輸,在實(shí)時(shí)測(cè)試模式下解析ATML文件(測(cè)試程序文件),項(xiàng)目采用成熟的XML解析器組件,并定義了相應(yīng)的操作函數(shù),測(cè)試程序通過(guò)調(diào)用接口函數(shù),采用遍歷的方式實(shí)現(xiàn)對(duì)所有測(cè)試節(jié)點(diǎn)的解析。經(jīng)驗(yàn)證本系統(tǒng)能夠?qū)崿F(xiàn)主控制器與無(wú)線電測(cè)試模塊的良好配合,完成實(shí)時(shí)測(cè)試任務(wù)。
針對(duì)某無(wú)線電指令收發(fā)單元測(cè)試需求,在測(cè)試系統(tǒng)上位機(jī)中采用VITE開(kāi)發(fā)環(huán)境編寫測(cè)試程序,對(duì)該被測(cè)對(duì)象進(jìn)行指令收發(fā)功能測(cè)試。
如下圖8為VITE中測(cè)試執(zhí)行結(jié)果。由圖中可見(jiàn),系統(tǒng)通過(guò)VITE控制無(wú)線電測(cè)試模塊發(fā)出通信指令,再讀取被測(cè)對(duì)象的返回?cái)?shù)據(jù)。圖9顯示了發(fā)出指令到接收數(shù)據(jù)的信號(hào)波形。
圖8 測(cè)試流程執(zhí)行結(jié)果
圖9 測(cè)試流程執(zhí)行環(huán)境
可見(jiàn)無(wú)線電測(cè)試模塊能夠?qū)崟r(shí)處理指令信號(hào)發(fā)送和接收,并將結(jié)果返回給上位機(jī)軟件VITE。本文所述的系統(tǒng)設(shè)計(jì)能夠滿足無(wú)線電指令測(cè)試實(shí)時(shí)性的需求。
無(wú)線電指令收發(fā)單元測(cè)試設(shè)備具有通用性、可擴(kuò)展的軟硬件架構(gòu),在VPX總線架構(gòu)下通過(guò)詳細(xì)設(shè)計(jì)無(wú)線電測(cè)試模塊等專用測(cè)試設(shè)備硬件及軟件,實(shí)現(xiàn)了通用測(cè)試體系與實(shí)時(shí)測(cè)試、高速數(shù)據(jù)處理的結(jié)合,實(shí)現(xiàn)了無(wú)線電指令收發(fā)功能性能的自動(dòng)化測(cè)試。該設(shè)備測(cè)試實(shí)時(shí)性高,符合通用化設(shè)計(jì)要求,其設(shè)計(jì)思想能夠推廣到類似具有實(shí)時(shí)性測(cè)試和大容量數(shù)據(jù)處理要求的應(yīng)用場(chǎng)合,如通信測(cè)試、雷達(dá)測(cè)試等等,具有較高實(shí)用意義。