(1.合肥工業(yè)大學(xué) 工業(yè)與裝備技術(shù)研究院，合肥 230009;2.航空結(jié)構(gòu)件成型制造與裝備實(shí)驗(yàn)室，合肥 230009;3.安徽中科光電色選機(jī)械有限公司，合肥 230012)

0 引言

下料振動(dòng)器是色選機(jī)的重要的組成部件之一。由于電網(wǎng)電壓的波動(dòng)和色選下料過程中物料重量的突然變化等多種外界因素的存在，下料振動(dòng)器的振幅會(huì)發(fā)生較大的變化，使得物料下落速率不穩(wěn)定且下料量不均勻，從而導(dǎo)致色選精度和產(chǎn)量受到嚴(yán)重的影響[1]。對(duì)此，有必要對(duì)下料振動(dòng)器的振動(dòng)狀態(tài)進(jìn)行檢測(cè)，及時(shí)發(fā)現(xiàn)振動(dòng)器存在的問題及原因，以便有針對(duì)性地對(duì)振動(dòng)器進(jìn)行改進(jìn)，從而減小或消除由于振動(dòng)器的工作異常帶來的色選效果差的影響。

相比于單片機(jī)和多數(shù)其他器件，F(xiàn)PGA具有高性能、低成本、高速率和高穩(wěn)定性的特點(diǎn)[2]，本課題正是利用FPGA的這種優(yōu)良的特點(diǎn)，以FPGA為核心實(shí)現(xiàn)振動(dòng)信號(hào)的采集、處理、傳輸與通信，將工作狀態(tài)下振動(dòng)器的振幅變化情況實(shí)時(shí)地傳輸?shù)缴衔粰C(jī)顯示界面中，通過觀測(cè)振幅波形曲線的變化，了解振動(dòng)器的工作情況，從而對(duì)振動(dòng)器的調(diào)整與改進(jìn)提供相應(yīng)的參考?？傮w來說，本系統(tǒng)具有速率快、精度高和實(shí)時(shí)性強(qiáng)的優(yōu)勢(shì)，從而保證整個(gè)系統(tǒng)具有較好的工作性能。

1 檢測(cè)系統(tǒng)整體框架及其工作原理

如圖1所示是色選機(jī)下料振動(dòng)器振動(dòng)狀態(tài)檢測(cè)系統(tǒng)的系統(tǒng)結(jié)構(gòu)原理框圖，其中下料振動(dòng)器是由底盤、隔振彈簧、電磁線圈、銜鐵、彈片和物料斗組成，實(shí)際上可以將它等效成為雙質(zhì)點(diǎn)雙自由度的強(qiáng)迫振動(dòng)系統(tǒng)模型[3]。當(dāng)振動(dòng)器通電后，電流流過電磁線圈使其產(chǎn)生一定的電磁吸引力，銜鐵受力后會(huì)使得彈片產(chǎn)生一定的形變，從而使物料斗朝著送料方向運(yùn)動(dòng)，通過控制電源信號(hào)的幅值和頻率就可以讓物料斗產(chǎn)生一定幅度和頻率的來回運(yùn)動(dòng)，實(shí)現(xiàn)下料功能[4]。

圖1 色選機(jī)下料振動(dòng)器振動(dòng)狀態(tài)檢測(cè)系統(tǒng)框圖

為了準(zhǔn)確地得到振動(dòng)器的工作狀態(tài)，需要對(duì)可能存在的振動(dòng)方向做全面的檢測(cè)，在此本文定義了振動(dòng)器的振動(dòng)方向，如圖1所示。其中，X方向?yàn)樗土戏较虻乃酱怪狈较?，這個(gè)方向上若存在較大的振動(dòng)就會(huì)使得滑槽各個(gè)通道物料下落量不均勻；Z方向?yàn)樨Q直方向，如果這個(gè)方向存在較大的振動(dòng)，會(huì)使得物料跳動(dòng)；而Y方向?yàn)樗土戏较?，這個(gè)方向的振動(dòng)量必須合適，振動(dòng)過大會(huì)使得下料過快，影響色選精度；振動(dòng)過小會(huì)嚴(yán)重影響色選產(chǎn)量，因此Y方向需要有合適的振動(dòng)量。

振動(dòng)狀態(tài)檢測(cè)系統(tǒng)主要由振動(dòng)加速度傳感器、FPGA處理板卡和上位機(jī)顯示器件組成。如圖1所示，振動(dòng)加速度傳感器安裝在物料斗上，用于采集物料斗工作狀態(tài)下的加速度信號(hào)，然后通過相應(yīng)的預(yù)處理，包括信號(hào)的濾波、放大、AD轉(zhuǎn)換和隔離等，由TTL傳輸線將采集到的數(shù)據(jù)發(fā)送給FPGA處理板卡；FPGA板卡用于配置采集數(shù)據(jù)時(shí)的時(shí)鐘和控制信號(hào)，以及與上位機(jī)進(jìn)行數(shù)據(jù)通信；上位機(jī)顯示器件主要用于顯示振動(dòng)數(shù)據(jù)波形和最大振幅等參數(shù)。

2 檢測(cè)系統(tǒng)硬件設(shè)計(jì)和關(guān)鍵器件選擇

檢測(cè)系統(tǒng)硬件包括振動(dòng)加速度傳感器和FPGA處理板卡，前者主要負(fù)責(zé)振動(dòng)信號(hào)的采集和預(yù)處理，后者用于數(shù)據(jù)采集過程中的信號(hào)控制以及與上位機(jī)通信。

2.1 振動(dòng)加速度傳感器

振動(dòng)加速度傳感器是整個(gè)檢測(cè)系統(tǒng)的第一級(jí)，如圖2所示是振動(dòng)加速度傳感器的硬件電路各個(gè)部分示意圖，圖中箭頭的方向就是振動(dòng)數(shù)據(jù)的數(shù)據(jù)流傳輸方向。該模塊的目的是采集下料振動(dòng)器工作時(shí)的振動(dòng)數(shù)據(jù)，并將其轉(zhuǎn)換為數(shù)字量提供給FPGA進(jìn)行后續(xù)處理和通信。

圖2 振動(dòng)加速度傳感器內(nèi)部原理框圖

采集模塊選擇了亞德諾半導(dǎo)體公司(Analog Devices)的振動(dòng)加速度傳感器芯片ADXL326為核心器件，可采集X、Y和Z三個(gè)方向的振動(dòng)加速度，采集范圍為±16 g(g為重力加速度且g=9.81 m/s2)，可將加速度信號(hào)轉(zhuǎn)化為電壓信號(hào)，在供電電壓Vs=3.3 V時(shí)的轉(zhuǎn)換系數(shù)為60 mV/g，具有十分良好的采集特性。三個(gè)方向的振動(dòng)加速度被采集到后，經(jīng)過信號(hào)放大電路和跟隨電路，同時(shí)經(jīng)電容濾波和去耦等預(yù)處理作用，進(jìn)入信號(hào)采樣模塊。

信號(hào)采樣模塊是將采集和預(yù)處理的振動(dòng)模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。本模塊采用了TI公司的ADC124S101器件，該器件模擬輸入通道數(shù)為4，精度為12位，轉(zhuǎn)換速率為500 ksps～1 Msps，功耗低，采樣頻率范圍寬，器件基于逐次逼近采樣法[5]，其內(nèi)部采用采樣-保持電路、DAC和比較器，通過配置采樣時(shí)鐘信號(hào)、片選信號(hào)和通道控制信號(hào)實(shí)現(xiàn)振動(dòng)信號(hào)的高精度采樣，最后將振動(dòng)數(shù)據(jù)輸出到FPGA中進(jìn)行下一步操作。

振動(dòng)加速度傳感器采用小型LDO器件將5 V輸入電壓轉(zhuǎn)換為3.3 V電壓，作為傳感器各個(gè)電路和模塊的工作電壓。此外，在選擇器件時(shí)，主要以性能和尺寸作為依據(jù)，這是為了提高傳感器工作時(shí)的穩(wěn)定性、減小傳感器對(duì)振動(dòng)器工作的影響以及便于集成和封裝。

2.2 FPGA處理板卡

如圖3所示，圍繞著FPGA搭建了電源模塊、數(shù)據(jù)采集的控制接口模塊和通信模塊。

圖3 FPGA處理板卡內(nèi)部結(jié)構(gòu)及通信原理圖

電源模塊根據(jù)FPGA內(nèi)部工作的電源要求，首先將輸入的24 V直流電源用DC-DC芯片轉(zhuǎn)換成5 V的初始電壓，這個(gè)初始電壓通過IO口輸入到振動(dòng)加速度傳感器中做電壓源，從而節(jié)省傳感器的空間；同時(shí)5 V的初始電壓通過相應(yīng)的LDO轉(zhuǎn)換成FPGA和外接芯片的適配電壓：其中3.3 V電壓為FPGA的IO管腳及所有外接芯片供電；VCCINT即1.2 V電壓作為FPGA內(nèi)部核心邏輯電源電壓；VCCAUX即2.5 V電壓作為FPGA內(nèi)部輔助電源電壓。

數(shù)據(jù)采集的控制接口模塊是將FPGA產(chǎn)生控制傳感器內(nèi)部ADC的時(shí)鐘信號(hào)、片選信號(hào)和通道控制信號(hào)通過緩沖隔離并以集成的方式傳輸給傳感器，為了信號(hào)的一致性，將傳感器和FPGA處理板卡的地端通過接口模塊相連設(shè)置成“公共地”。此接口可采用多種方式傳輸，本設(shè)計(jì)采用了TTL傳輸?shù)姆绞健?/p>

通信模塊包括FPGA內(nèi)部測(cè)試的JTAG通信以及板卡與FPGA之間的通信。JTAG作為一種通信協(xié)議，在FPGA器件內(nèi)部定義一個(gè)TAP即測(cè)試訪問端口，并以在線編程的方式將測(cè)試時(shí)鐘TCK、測(cè)試模式TMS和測(cè)試數(shù)據(jù)輸入TDI寫入FPGA，通過返回?cái)?shù)據(jù)即測(cè)試輸出數(shù)據(jù)TDO的結(jié)果得出FPGA內(nèi)部各個(gè)邏輯節(jié)點(diǎn)和模塊的狀態(tài)[6]。這種測(cè)試的方法可以幫助設(shè)計(jì)者完善邏輯設(shè)計(jì)，節(jié)省設(shè)計(jì)時(shí)間，也可以準(zhǔn)確找出設(shè)計(jì)中的不足，從而得到及時(shí)更正。板卡與上位機(jī)之間通過RS-485總線通信，它是一種全雙工的通信方式，發(fā)送距離遠(yuǎn)、傳輸速率快、成本和功耗低[7]。通過RS-485驅(qū)動(dòng)芯片將處理后的振動(dòng)數(shù)據(jù)配置成相應(yīng)的數(shù)據(jù)格式，最終采用UART通信協(xié)議將振動(dòng)數(shù)據(jù)信息從RJ45端口輸出上傳至上位機(jī)。

3 FPGA邏輯算法設(shè)計(jì)與分析

3.1 基于FPGA的振動(dòng)數(shù)據(jù)AD采樣邏輯設(shè)計(jì)

本文采用了一種基于FPGA的AD采樣設(shè)計(jì)，通過FPGA對(duì)振動(dòng)傳感器AD采樣模塊配置相應(yīng)的時(shí)鐘和控制信號(hào)，從而將模擬振動(dòng)信號(hào)轉(zhuǎn)換為數(shù)字振動(dòng)信號(hào)，便于FPGA處理和通信[8]。

在水稻生長(zhǎng)后期還重點(diǎn)觀察了10個(gè)品種的抗倒性和抗病性。在抗倒性方面，10個(gè)品種兩季均未出現(xiàn)明顯倒伏情況。在抗病性方面，10個(gè)品種中黃廣油占高抗和黃科香2號(hào)達(dá)中抗水平，其他品種為中感或者高感；所有品種再生季田間均未發(fā)生稻瘟病。由于抽穗期采取兩次藥劑防治，因此紋枯病和稻曲病均發(fā)生較輕。

圖4 ADC采樣時(shí)序圖

采樣通道選擇信號(hào)DIN為8位的輸入控制字。高位在前，低位在后，格式為b7-b0，且通道選擇由b4和b3共同決定，它們與采樣通道之間的控制關(guān)系如表1所示。采樣通道為4位，本設(shè)計(jì)選擇IN1、IN2和IN3通道分別作為X、Y和Z方向的輸入通道，IN4不使用，可懸空或通過下拉電阻接地。

表1 ADC采樣控制字與采樣通道對(duì)應(yīng)關(guān)系

3.2 基于FPGA的UART振動(dòng)數(shù)據(jù)傳輸通信設(shè)計(jì)

振動(dòng)數(shù)據(jù)經(jīng)過FPGA后，需要匹配數(shù)據(jù)上傳到上位機(jī)的時(shí)的通信速率。一般地，相比較數(shù)據(jù)通信速率而言，采樣速率要比其大很多，并且振動(dòng)數(shù)據(jù)量較大，為了減少數(shù)據(jù)通信過程中數(shù)據(jù)丟失量，保持較高的通信效率，盡可能將采集到的振動(dòng)數(shù)據(jù)發(fā)送給上位機(jī)器件，需要采用FIFO進(jìn)行緩存[9]。

數(shù)據(jù)上傳通信時(shí)，采用UART通信方式[10]，波特率為115200 bps，格式為“1位起始位+8位數(shù)據(jù)位+1位停止位”，不采用校驗(yàn)。采用異步FIFO緩存數(shù)據(jù)時(shí)，F(xiàn)IFO的深度FIFO_depth應(yīng)滿足下面的條件：

(1)

其中:vwr為數(shù)據(jù)寫入FIFO的速率，vrd為數(shù)據(jù)讀出速率，T1為FIFO被填滿的時(shí)間，T2位數(shù)據(jù)包傳遞時(shí)間，W為寫入的數(shù)據(jù)量。根據(jù)采樣時(shí)鐘、波特率和數(shù)據(jù)上傳格式確定的數(shù)據(jù)量，采用位寬為12位、深度為1K的FIFO，實(shí)際使用軟件內(nèi)部自帶的IP核功能實(shí)現(xiàn)[11]。

FPGA與上位機(jī)通信協(xié)議格式如表2所示，發(fā)送數(shù)據(jù)位為8位，采用異或校驗(yàn)方式，所有1字節(jié)數(shù)據(jù)按照表格順序發(fā)送，所有2字節(jié)及以上長(zhǎng)度數(shù)據(jù)按照小段模式發(fā)送(即低字節(jié)在前、高字節(jié)在后的發(fā)送模式)，有效數(shù)據(jù)的基本單位為16 bit。

表2 FPGA與上位機(jī)通信協(xié)議格式

按照數(shù)據(jù)流的方向，通信數(shù)據(jù)流分為上位機(jī)到FPGA處理板卡的命令數(shù)據(jù)流和板卡數(shù)據(jù)返回流，其中上位機(jī)命令字分別為串口測(cè)試、開始檢測(cè)、停止檢測(cè)和請(qǐng)求接收數(shù)據(jù)流，板卡收到命令后，返回相應(yīng)的數(shù)據(jù)信息，如若信息錯(cuò)誤則可判斷串口或者命令出現(xiàn)了問題，否則將FIFO中的振動(dòng)數(shù)據(jù)上傳給上位機(jī)，振動(dòng)數(shù)據(jù)是字節(jié)長(zhǎng)度為600的數(shù)據(jù)定長(zhǎng)包，其格式如表3所示。

表3 振動(dòng)數(shù)據(jù)發(fā)送定長(zhǎng)包格式

圖5 FPGA與上位機(jī)數(shù)據(jù)通信框圖

4 仿真與實(shí)驗(yàn)結(jié)果分析

4.1 振動(dòng)數(shù)據(jù)采集和通信仿真

本系統(tǒng)采用了Altera Cyclone IV E系列的FPGA。為了更好地觀察和驗(yàn)證振動(dòng)數(shù)據(jù)采集和通信過程中的時(shí)序問題，本設(shè)計(jì)使用Quartus II 15.1軟件內(nèi)部的Signal Tap II進(jìn)行命令信號(hào)和數(shù)據(jù)信號(hào)的時(shí)序檢查，分別對(duì)數(shù)據(jù)采集、串口測(cè)試、開始檢測(cè)、停止檢測(cè)和請(qǐng)求數(shù)據(jù)流5個(gè)功能進(jìn)行時(shí)序仿真，得到如圖6所示的時(shí)序邏輯圖。

圖6 振動(dòng)數(shù)據(jù)采集時(shí)序波形仿真

通過時(shí)序仿真圖可以得到，基于FPGA的AD采樣設(shè)計(jì)基本滿足前文所提到的時(shí)序關(guān)系，但由于時(shí)鐘周期是無(wú)理數(shù)，若仿真時(shí)間過長(zhǎng)，可能會(huì)由于積累效應(yīng)而產(chǎn)生微小的時(shí)間差；通信方面，4種命令情況下的輸入輸出滿足通信協(xié)議規(guī)定的要求，因此具有較好的通信效果。

4.2 振動(dòng)檢測(cè)系統(tǒng)實(shí)驗(yàn)結(jié)果與分析

圖7所示為振動(dòng)狀態(tài)檢測(cè)實(shí)驗(yàn)平臺(tái)，將振動(dòng)加速度傳感器安裝在色選機(jī)下料振動(dòng)器上，傳感器與FPGA處理板卡通過TTL線連接，通過振動(dòng)器控制面板控制振動(dòng)量大小，上位機(jī)顯示器件用于發(fā)送命令和接收數(shù)據(jù)產(chǎn)生波形，計(jì)算機(jī)用于觀測(cè)采樣過程中的時(shí)鐘、控制和數(shù)據(jù)信號(hào)的波形圖。

圖7 振動(dòng)檢測(cè)實(shí)驗(yàn)平臺(tái)

打開振動(dòng)器，通過振動(dòng)器控制面板調(diào)節(jié)振動(dòng)器振動(dòng)大小，同時(shí)點(diǎn)擊顯示器上的“開始檢測(cè)”按鈕，獲取不同振動(dòng)量下的波形圖。由于振動(dòng)器工作時(shí)，X方向和Z方向的振動(dòng)波形微乎其微，因此只采集Y方向的振動(dòng)波形作為檢測(cè)振動(dòng)器的指標(biāo)參數(shù)。本實(shí)驗(yàn)對(duì)振動(dòng)量為90、70和50時(shí)進(jìn)行了振動(dòng)波形檢測(cè)，得到如圖8所示的實(shí)驗(yàn)結(jié)果。

圖8 不同振動(dòng)量下的振動(dòng)波形檢測(cè)結(jié)果

圖中，波形右側(cè)為當(dāng)前振動(dòng)量下振動(dòng)器的最大振動(dòng)加速度，根據(jù)振動(dòng)加速度與振幅和頻率之間的關(guān)系可以將振動(dòng)加速度轉(zhuǎn)化為振幅進(jìn)行衡量[12]：

(2)

式中，Amax為振動(dòng)的最大振幅，單位是mm，amax為最大振動(dòng)加速度，單位為重力加速度g，f為振動(dòng)頻率，單位為Hz，由于本實(shí)驗(yàn)使用的是220 V的交流電，因此f=50 Hz。

將振動(dòng)量為90 、70和50時(shí)的振動(dòng)加速度最大值帶入式(2)，可得出相應(yīng)的最大振幅分別為0.78 mm、0.37 mm和0.25 mm，由此可以看出該振動(dòng)器振幅隨著振動(dòng)量呈非線性增長(zhǎng)，因此定性地可以得出該振動(dòng)器的振動(dòng)量不是線性變化的。

實(shí)驗(yàn)發(fā)現(xiàn)，當(dāng)調(diào)節(jié)振動(dòng)量的大小為0時(shí)，發(fā)現(xiàn)仍有上位機(jī)顯示器仍存有微小的波形變化，這可能是電路設(shè)計(jì)和通信過程中存在的干擾問題；此外，本文對(duì)振動(dòng)信號(hào)的處理方式較為簡(jiǎn)單，對(duì)信號(hào)的挖掘程度較低，后期可采用譜分析、小波分析和統(tǒng)計(jì)變換進(jìn)行深度解析[13]，從而不斷地提高精度，完善系統(tǒng)設(shè)計(jì)。

5 結(jié)束語(yǔ)

為了獲得色選機(jī)下料振動(dòng)器的工作狀態(tài)，及時(shí)有效地調(diào)整振動(dòng)器的參數(shù)和性能，設(shè)計(jì)了一種基于FPGA的振動(dòng)檢測(cè)系統(tǒng)。相比較單片機(jī)等器件而言，本系統(tǒng)具有數(shù)據(jù)傳輸快、成本低和精度高，可實(shí)現(xiàn)振動(dòng)器狀態(tài)的在線檢測(cè)，從而大大增加檢測(cè)過程的工作效率，具有十分明顯的優(yōu)越性。

經(jīng)仿真和實(shí)驗(yàn)驗(yàn)證，本系統(tǒng)能夠及時(shí)有效地獲得振動(dòng)器工作時(shí)的振動(dòng)參數(shù)信息，為振動(dòng)器的評(píng)估和改進(jìn)提供了一定地參考，能夠有效發(fā)現(xiàn)振動(dòng)器出現(xiàn)的一般性問題，具有一定的實(shí)際工程意義。