王肖波

摘 要：作為半導(dǎo)體硅器件和集成電路中經(jīng)常會使用的一種基礎(chǔ)功能的材料，硅外延片的性能非常優(yōu)越，是我國電子信息技術(shù)產(chǎn)業(yè)發(fā)展過程中經(jīng)常會用到的材料。半導(dǎo)體器件薄層硅外延片在半導(dǎo)體中的應(yīng)用范圍非常廣泛，其在半導(dǎo)體器件中擔(dān)任的主要是電路功能。該文就8英寸薄層硅外延片的均勻性控制進(jìn)行研究，希望能夠在一定程度上提高8英寸薄層硅外延片的質(zhì)量。

關(guān)鍵詞：8英寸硅外延片；薄層外延；外延層厚度

中圖分類號：TN304 文獻(xiàn)標(biāo)志碼：A

隨著近幾年我國集成電路產(chǎn)業(yè)的飛速發(fā)展，8英寸電子計算機(jī)技術(shù)發(fā)展速度也在不斷加快，在一定程度上促進(jìn)了我國電子信息技術(shù)的發(fā)展。我國對8英寸集成電路的市場需求非常大，導(dǎo)致現(xiàn)在我國生產(chǎn)的8英寸硅外延材料經(jīng)常會出現(xiàn)無法滿足國際市場需求的情況，嚴(yán)重阻礙了我國電子信息市場的發(fā)展。近幾年拋光片經(jīng)常會出現(xiàn)厚度和電阻率無法控制的情況，對我國集成電路的發(fā)展造成非常大的影響。

1 工藝實(shí)驗(yàn)

1.1 外延設(shè)備

采用ASM公司的E2000型單片外延爐進(jìn)行工藝實(shí)驗(yàn)。石英腔體水平放置，內(nèi)置可旋轉(zhuǎn)的石墨基座，基座中心和4個邊緣分別有熱偶進(jìn)行溫度探測和控制。每次生長1片，工藝氣體由腔體前法蘭進(jìn)入，后法蘭流出。

1.2 實(shí)驗(yàn)過程

原材料使用8英寸摻磷（P）雜質(zhì)襯底作為實(shí)驗(yàn)用襯底，電阻率為0.00135 Ω·cm～0.0015 Ω·cm，生長用硅源為三氯氫硅（SiHCl3，簡稱TCS）。外延層厚度w=4.0μm，電阻率ρ=0.2Ω·cm。

2 結(jié)果與分析

2.1 外延層厚度的均勻性控制

在進(jìn)行8英寸薄層外延片制備的過程中，其外延片的厚度經(jīng)常會受到制作過程中生產(chǎn)溫度和氣流分布的影響。相關(guān)人員將在其制備的過程中，主要研究生長溫度和氣流變化對外延片本身厚度造成的影響。在進(jìn)行8英寸薄層外延片制備的時候，相關(guān)人員要對不同溫度和氣流變化下的8英寸薄層外延片的質(zhì)量進(jìn)行研究，在進(jìn)行實(shí)驗(yàn)的過程中，相關(guān)人員設(shè)定的溫度一般為1 160 ℃、1 140 ℃、1 120 ℃、1 110 ℃，在進(jìn)行實(shí)驗(yàn)的過程中，相關(guān)人員要對外延片的厚度進(jìn)行嚴(yán)格的測試，并且在進(jìn)行測試的過程中，相關(guān)人員還要設(shè)置中心點(diǎn)，在對其的厚度進(jìn)行測量的時候，圍繞著中心點(diǎn)對21個測量點(diǎn)進(jìn)行測量。

相關(guān)人員在對觀測點(diǎn)進(jìn)行測量的時候，要保證器件加工的水平能夠達(dá)到相關(guān)規(guī)定的標(biāo)準(zhǔn)。在對其進(jìn)行測量的過程中，可以發(fā)現(xiàn)越靠近外延片邊緣其厚度越高，這種情況導(dǎo)致外延片的外形呈現(xiàn)出“碗狀”的狀態(tài)，越靠近其邊緣的位置溫度越高并且其薄厚不均勻的程度也在不斷提升，相關(guān)人員在進(jìn)行器件加工時，要充分考慮溫度設(shè)定的問題，在對其進(jìn)行觀察之后，可以發(fā)現(xiàn)其制備的最佳溫度是1 130℃，在這個溫度狀態(tài)下外延厚度的分布是最均勻的。

當(dāng)8英寸薄層硅外延的溫度始終保持在1 130℃的時候，不僅能夠有效保證外延片邊緣厚度的均勻性，還能滿足外延片的“碗狀”要求。由于外延片在制備的過程中經(jīng)常會出現(xiàn)溫度偏低的情況，這種情況導(dǎo)致其在制備時經(jīng)常會出現(xiàn)晶格缺陷，即：“霧”，在進(jìn)行外延片制備時，相關(guān)人員要保證其生長條件能夠滿足人們的需求。

在進(jìn)行8英寸薄層硅外延片制備的過程中，其H2整體體積流量越小，其邊緣溫度就會越低。在進(jìn)行硅外延片制備的過程中，如果其邊緣溫度出現(xiàn)高于中心溫度的情況，那么在進(jìn)行外延片制備的過程中，其邊緣的生長速率也會出現(xiàn)高于中心區(qū)域的情況，導(dǎo)致其形成“碗狀”的狀態(tài)。

2.2 外延層電阻率的均勻性控制

相關(guān)人員在進(jìn)行單片外延片制備的過程中，采用的都是單片外延片生長系統(tǒng)，其在應(yīng)用的過程中經(jīng)常會出現(xiàn)自然摻雜的情況，這種情況導(dǎo)致其經(jīng)常會出現(xiàn)非常嚴(yán)重的摻雜情況，導(dǎo)致外延層邊緣電阻經(jīng)常會出現(xiàn)嚴(yán)重下降的情況，低層襯底雜質(zhì)出現(xiàn)非常明顯的擴(kuò)散和外延情況，這種情況出現(xiàn)的原因主要是其制備溫度過高導(dǎo)致的，因此在進(jìn)行8英寸薄層硅外延片制備的過程中，相關(guān)人員要對其電阻率的均勻性進(jìn)行改善，在改善的過程中，相關(guān)人員采用的方法一般為降低其電阻率幅度、提高其電阻率等。

在對外延片進(jìn)行制備的過程中，相關(guān)人員不僅要保證其在一定的溫度范圍內(nèi)，并且還要保證其溫度和電阻率在一定的范圍內(nèi)，其在進(jìn)行生長的過程中，其溫度和電阻率呈現(xiàn)的是正比的狀態(tài)，在對其的溫度進(jìn)行設(shè)定的過程中，相關(guān)人員要保證其的質(zhì)量流量固定為0.25 g/s，要保證其的生長溫度為1 135℃，在這一條件下，其中心溫度會和邊緣溫度出現(xiàn)非常嚴(yán)重的偏差，這種情況導(dǎo)致其電阻率經(jīng)常會出現(xiàn)非常嚴(yán)重的邊緣化趨勢。

在外延片制備的過程中，相關(guān)人員要加大對溫度控制的重視度，保證其溫度的均勻性。10 mm電阻率和6 mm電阻率隨著溫度偏差的增加而逐漸增加，并且10 mm電阻率增加的幅度明顯高于6 mm電阻率；3 mm電阻率則在由-20 ℃增加至-15 ℃時上升，溫度偏差繼續(xù)增加時，則持續(xù)下降。保持中心生長溫度不變的情況下，增加溫度偏差，意味著升高邊緣溫度，抬高邊緣溫度可以提高邊緣10 mm和6 mm的電阻率，但是在邊緣3 mm區(qū)域內(nèi)，則是溫度越高，電阻率越低，這是由于邊緣3 mm區(qū)域更靠近重?fù)揭r底裸露的邊緣，高溫下襯底雜質(zhì)從裸露處逸出，進(jìn)入外延層，使電阻率降低。越靠近邊緣，自摻雜濃度越重，溫度越高，自摻雜越重。

單片爐生長的8英寸薄層外延片的典型缺點(diǎn)就是受系統(tǒng)自摻雜的影響，在外延片邊緣區(qū)域加工的器件容易發(fā)生失效現(xiàn)象，從而導(dǎo)致晶圓成品率降低。該文通過改善外延工藝，調(diào)整外延片片內(nèi)厚度和電阻率分布，在公差范圍內(nèi)（±2%），形成中間低、邊緣高的“碗狀”分布，彌補(bǔ)系統(tǒng)自摻雜對邊緣的影響，提升了8英寸薄層外延片的產(chǎn)業(yè)化良率水平。

在進(jìn)行8英寸薄層外延片制備的過程中，相關(guān)人員要加大對其生長溫度的重視，在其溫區(qū)和體積流量不變的情況下，相關(guān)人員在對其生長速率制定的過程中，也會對其的質(zhì)量流量和生長速率進(jìn)行設(shè)定，在外延片制備的過程中，相關(guān)人員可以沿著半徑對其進(jìn)行測量。隨著其生產(chǎn)速率的不斷提升，其電阻率的位置也會隨之出現(xiàn)變化，其電阻率最大值會隨著生長速率的加快出現(xiàn)上升的情況，

相關(guān)人員在進(jìn)行8英寸薄層外延片制備的過程中，要提高對生長速率的重視程度，隨著外延片生長速率的不斷提高，其電阻率不均勻的現(xiàn)象也會隨之減少。隨著8英寸薄層硅外延片生長速率的不斷提升，其在進(jìn)行生長的過程中受到自摻雜的影響也會隨之減少。

3 結(jié)論

綜上所述，在進(jìn)行8英寸薄層硅外延片制備時，相關(guān)人員要加大對其厚度分布和制備溫度控制的重視，對其邊緣的溫度進(jìn)行有效控制，在對其厚度進(jìn)行控制的過程中，相關(guān)人員要嚴(yán)格按照相關(guān)規(guī)定的標(biāo)準(zhǔn)進(jìn)行。在制備的過程中，相關(guān)人員要結(jié)合先進(jìn)的科學(xué)技術(shù)對現(xiàn)有的工藝進(jìn)行創(chuàng)新，加大對其邊緣生長速率的重視，采取有效措施縮短電阻率的過渡區(qū)，這樣外延片在進(jìn)行制備過程中出現(xiàn)不均勻現(xiàn)象的概率才能得到有效降低。

參考文獻(xiàn)

[1]張志勤，袁肇耿，薛宏偉.8英寸薄層硅外延片的均勻性控制方法[J].半導(dǎo)體技術(shù)，2017，42（7）：531-535.

[2]劉小青.8英寸薄層硅外延片工藝設(shè)計與實(shí)現(xiàn)[D].江蘇：東南大學(xué)，2016.

[3]鄧雪華.高阻薄層硅外延材料研制[J].電子與封裝， 2014（8）：39-41.

[4]陳濤. 6英寸高均勻性P型硅外延片的工藝研究[J].電子與封裝，2015（9）：36-39.