陳健偉，陳 鴻，王晉祺，蘇明輝

(中北大學(xué)，電子測試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，儀器科學(xué)與動(dòng)態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室，山西太原 030051)

0 引言

隨著科學(xué)技術(shù)的快速發(fā)展，傳感器技術(shù)被廣泛應(yīng)用到各個(gè)領(lǐng)域，同時(shí)所要處理的數(shù)據(jù)量也在不斷增加，在并行單線傳輸數(shù)據(jù)的模式下，當(dāng)數(shù)據(jù)的分布范圍廣同時(shí)采樣速率不同的情況下，數(shù)據(jù)的傳輸明顯受到影響。針對此種問題本文設(shè)計(jì)了一種基于FPGA與ADS1258轉(zhuǎn)換的高可靠性大數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。本設(shè)計(jì)以FPGA作為主控芯片，通過FPGA高速緩沖技術(shù)，對于傳感器采集到的16路數(shù)據(jù)進(jìn)行融合實(shí)時(shí)存儲(chǔ)到Flash中。

1 系統(tǒng)總體設(shè)計(jì)

整個(gè)裝置由采集與存儲(chǔ)2部分構(gòu)成，包含了數(shù)據(jù)記錄器與采編器，采編器主要是工作過程中進(jìn)行數(shù)據(jù)采集，包括傳感器采集到的16路數(shù)據(jù)、FPGA發(fā)送的命令數(shù)據(jù)，并將接收到的數(shù)據(jù)進(jìn)行一系列的處理包括緩存、編幀打包等然后發(fā)送給數(shù)據(jù)記錄器。數(shù)據(jù)記錄器主要是對采編器傳遞的數(shù)據(jù)進(jìn)行存儲(chǔ)記錄，同時(shí)在PC 機(jī)發(fā)送接收數(shù)據(jù)請求時(shí)將數(shù)據(jù)發(fā)送出去，總體框架結(jié)構(gòu)如圖1所示。

圖1 總體結(jié)構(gòu)框圖

實(shí)驗(yàn)過程中傳感器采集的信號包括6路環(huán)境噪聲信號以及10路沖擊信號，這2種模擬信號的電壓量程在0～5 V之間，選用ADS1258模數(shù)轉(zhuǎn)換芯片進(jìn)行模擬信號轉(zhuǎn)換，ADS1258轉(zhuǎn)換芯片，量程范圍為0～5 V，支持16路采樣通道，采樣頻率為23.7 KS/s，24位精度，能夠在自動(dòng)掃描模式進(jìn)行數(shù)據(jù)采集[1-2]，滿足設(shè)計(jì)需要。

系統(tǒng)的工作流程為：

(1)開關(guān)指令通過光耦隔離與濾波處理后進(jìn)行模擬信號采集。

(2)傳感器采集到的16路模擬信號經(jīng)過線性光耦隔離高頻噪聲信號。

(3)經(jīng)線性隔離后的信號傳到ADS1258模數(shù)轉(zhuǎn)換芯片進(jìn)行A/D轉(zhuǎn)換。

(4)數(shù)據(jù)信號存入FPGA緩存器。FPGA完成數(shù)據(jù)的編幀、打包。

(5)打包后的數(shù)據(jù)存儲(chǔ)到存儲(chǔ)卡中。

(6)對采集到的數(shù)據(jù)分析通過網(wǎng)線回讀通道傳輸?shù)絇C機(jī)上進(jìn)行顯示。

2 硬件設(shè)計(jì)

2.1 干擾信號隔離電路設(shè)計(jì)

傳感器采集到模擬信號時(shí)存在著高壓干擾信號，高壓信號將導(dǎo)致電路元件損壞，因此傳感器數(shù)據(jù)信號傳輸?shù)紸/D轉(zhuǎn)換器前，需要設(shè)計(jì)方案來對高壓干擾信號進(jìn)行隔離濾除[3]。通常采用變壓器進(jìn)行高電平信號隔離，這就使得變壓器要有較大的電感值，從而導(dǎo)致所設(shè)計(jì)的采集裝置體積笨重。本文設(shè)計(jì)的采集裝置，采用光電耦合隔離器進(jìn)行高電平濾波。光電耦合隔離器具有體積小、傳輸精度高特點(diǎn)，選線性光電耦合電路原理如圖2所示。運(yùn)算放大器Q1與發(fā)光二極管D1構(gòu)成的反饋通道，在檢控LED電流的同時(shí)對其進(jìn)行非線性的補(bǔ)償。二極管D2控制電流的形成，將電流經(jīng)過C2運(yùn)放電路時(shí)轉(zhuǎn)換成電壓信號V3輸出。

圖2 高電平濾波

當(dāng)圖2中LED在受到電流的激發(fā)時(shí)，會(huì)發(fā)出紅外光，此時(shí)D1與D2感知光子信號，而產(chǎn)生電流I1與I2，由此引起的電流增益為

K1=I1/If,K2=I2/If

(1)

通過D1構(gòu)成的反饋回路，對發(fā)光二極管LED產(chǎn)生的電流進(jìn)行補(bǔ)償，進(jìn)而實(shí)現(xiàn)補(bǔ)償LED的非線性狀態(tài)，保證電路的輸入輸出線性關(guān)系。由虛短虛斷原則得到流經(jīng)D1的電流I1與If如式(2)所示：

(2)

輸出電流If與輸入電壓V2成線性正比關(guān)系。同理分析得出輸出電壓V3為

V3=V2IfR3

(3)

由此便得到輸入電壓與輸出電壓的關(guān)系

(4)

本設(shè)計(jì)方案選擇HCNR202光電耦合器能夠保證增益K2與K1相等，此時(shí)只需要配置電阻R3與R1阻值相等就可以實(shí)現(xiàn)傳感器輸入的信號滿足1∶1進(jìn)行隔離高電平輸入。

2.2 模數(shù)轉(zhuǎn)換電路設(shè)計(jì)

采用高精度芯片ADS1258作為轉(zhuǎn)換芯片，該芯片的轉(zhuǎn)換精度較高，具有快速的轉(zhuǎn)換頻率，具有較多的轉(zhuǎn)換通道，能夠?qū)崿F(xiàn)采樣頻率的靈活配置[4]。其轉(zhuǎn)換電路連接如圖3所示。ADS1258芯片的3處供電部分分別為：

(1)模擬部分AVDD采用0～5 V供電，AVSS接模擬地；

(2)數(shù)字部分與FPGA連接，DVDD接3.3 V，DGND接數(shù)字地；

(3)參考電壓：VREF=VREFP-VREFN，由于參考電壓的穩(wěn)定性關(guān)系到芯片采集數(shù)據(jù)的精度，以高精度的穩(wěn)壓芯片AD586產(chǎn)生5 V電壓作為參考電壓輸入，精度達(dá) 2 mV，且具有較低的噪聲漂移性。

圖3 A/D轉(zhuǎn)換接口電路

2.3 開關(guān)指令隔離電路設(shè)計(jì)

整個(gè)數(shù)據(jù)存儲(chǔ)采集裝置接收16路數(shù)據(jù)、起飛、擦出等命令信號。本設(shè)計(jì)通過光耦HCPL-0631接收，用來隔離前后級電路之間的影響，提高接收的命令信號的可靠性。原理結(jié)構(gòu)如圖4所示。輸入端連接的200 Ω電阻R1、R2用來限制電流大小以保護(hù)發(fā)光二極管，在光耦的輸入端接入反向二極管D1、D2防止出現(xiàn)電路故障時(shí)，電流回流至光耦，通過并接的電容C1、C2來濾波消除抖動(dòng)，保證開關(guān)信號電平穩(wěn)定平整。

圖4 開關(guān)控制電路

3 軟件設(shè)計(jì)

3.1 模擬信號數(shù)據(jù)編幀結(jié)構(gòu)設(shè)計(jì)

本實(shí)驗(yàn)對16路通道數(shù)據(jù)進(jìn)行采樣，分別為10路沖擊信號(A1～A10)，單通道采樣率為8 kHz，6路噪聲信號(B1～B6)，單通道采樣率為16 kHz，數(shù)據(jù)的總采樣率為176 kHz。為了能達(dá)到信號的均勻采樣，必須要保證1幀數(shù)據(jù)中同一信號采樣點(diǎn)的時(shí)間間隔均勻，因此必須對模擬信號設(shè)計(jì)均勻編幀結(jié)構(gòu)[5]。將16 kHz的噪聲信號放在數(shù)據(jù)幀結(jié)構(gòu)的起始位置，為了節(jié)省空間設(shè)定11 kHz為一幀數(shù)據(jù)中每一個(gè)采樣點(diǎn)的采樣率，最高采樣頻率為其16倍，因此1幀數(shù)據(jù)中每個(gè)噪聲信號需出現(xiàn)16次，即16個(gè)采樣點(diǎn)，從而確定數(shù)據(jù)幀結(jié)構(gòu)有16行。數(shù)據(jù)的總采樣率為176 kHz，每一行的采樣率為176/16=11 kHz。每一行的采樣點(diǎn)數(shù)為11/1=11 kHz，同時(shí)需要在每一幀尾部添加幀結(jié)束標(biāo)志與幀計(jì)數(shù)信號，以便檢測出數(shù)據(jù)采集過程中有無丟幀誤幀的情況[6]。初步設(shè)定幀結(jié)構(gòu)的列數(shù)為13列。構(gòu)成的數(shù)據(jù)幀為16×13的矩陣，總采樣點(diǎn)為208個(gè)，其中幀標(biāo)志為16個(gè)采樣點(diǎn)，幀計(jì)數(shù)16個(gè)采樣點(diǎn)。根據(jù)設(shè)計(jì)的編幀結(jié)構(gòu)，矩陣總的采樣頻率變?yōu)?08 kHz。最終得到的數(shù)據(jù)編幀結(jié)構(gòu)如表1所示，其中C1～C16為幀標(biāo)志位，D1～D16為幀計(jì)數(shù)位。

表1 數(shù)據(jù)編幀結(jié)構(gòu)

表1中每個(gè)采樣點(diǎn)均以1 kHz進(jìn)行采樣，總采樣頻率變?yōu)?08 kHz。對于A1采樣點(diǎn)，一幀數(shù)據(jù)之內(nèi)間隔為3個(gè)采樣點(diǎn)重新采樣，采樣率為208/13=16 kHz。滿足了噪聲信號的采樣頻率的要求。

3.2 開關(guān)指令設(shè)計(jì)

3.2.1 組合開關(guān)命令邏輯設(shè)計(jì)

本設(shè)計(jì)中總共有3條開關(guān)指令信號分別是系統(tǒng)復(fù)位、采集數(shù)據(jù)、停止采集命令。

通常有效命令的個(gè)數(shù)占可編碼命令個(gè)數(shù)的百分比越小，命令信號的抗干擾能力越強(qiáng)，系統(tǒng)的可靠性也就越高[7]。本文設(shè)計(jì)3路命令線的方式對開關(guān)指令信號編碼，3路命令線可得到8個(gè)編碼指令，有效命令占總編碼指令的37.5%，該組合編碼的性能滿足設(shè)計(jì)要求。具體的設(shè)計(jì)命令信號編碼如表2所示。通過組合開關(guān)指令的編碼設(shè)計(jì)，任意開關(guān)命令之間的轉(zhuǎn)換均需要改變2路信號，當(dāng)一路信號受到干擾之后，其余兩路也會(huì)受到近似的干擾。如采集數(shù)據(jù)命令101受到干擾后變成111，只改變一路信號，由于111非有效編碼指令，因此消除了干擾信號的影響。

表2 開關(guān)指令編碼表

3.2.2 開關(guān)指令濾波

在硬件設(shè)計(jì)過程中通過設(shè)計(jì)光耦濾波初步對開關(guān)指令信號初步濾波，但是在實(shí)際環(huán)境中存在著2種干擾，一種是高頻電磁干擾信號，通常占有效數(shù)據(jù)位的10%，另一種是抖動(dòng)產(chǎn)生的長時(shí)間噪聲信號。本文通過設(shè)抽樣表決與延時(shí)濾波相結(jié)合的軟件濾波方式，進(jìn)一步對開關(guān)控制信號進(jìn)行濾波。

首先通過抽樣表決法消除高頻噪聲干擾。本文設(shè)計(jì)有效信號實(shí)驗(yàn)環(huán)境下維持時(shí)間大約2100 ns,每一指令位為700 ns，設(shè)計(jì)互動(dòng)窗口寬度為77.8 ns,即對一個(gè)指令位連續(xù)采樣9次，當(dāng)采集到的有效電平大于4次就認(rèn)為是有效指令位。

抽樣表決法可以濾除高頻噪聲但是對于長時(shí)間的抖動(dòng)噪聲信號卻無法得到較好的效果，本文在抽樣表決法基礎(chǔ)上通過設(shè)計(jì)延時(shí)濾波器進(jìn)行消抖，通過連續(xù)的對開關(guān)命令信號高頻采樣，得到N個(gè)采樣點(diǎn)。如果N個(gè)采樣值一樣則認(rèn)為該命令信號有效，反之說明存在干擾信號，那么命令狀態(tài)保持不變，并重新開始采集N個(gè)采樣點(diǎn)。根據(jù)實(shí)驗(yàn)統(tǒng)計(jì)，本文設(shè)定N為5，通過連續(xù)采集5個(gè)點(diǎn)來判斷指令的有效性。

對于本文設(shè)計(jì)的3條指令信號，由于接收端接收的先后順序不同將產(chǎn)生延時(shí)誤差，因此經(jīng)過抽樣表決和延時(shí)消抖濾波后，還需對組合指令進(jìn)行延時(shí)消抖，消除延時(shí)誤差最終接收到有效指令信號。圖5為通過ISim仿真該邏輯設(shè)計(jì)的示意圖。

圖5 邏輯仿真波形

如圖5所示初始時(shí)刻的信號cd0～cd2經(jīng)過抽樣表決后得到信號cd_sft0～cd_sft2,然后通過延時(shí)消抖得到cd_dely0～cd_dely2,最后再進(jìn)行延時(shí)輸出out即為最終輸出的信號。通過仿真實(shí)驗(yàn)可以看出對于發(fā)送的001指令信號最終接收端得到001信號證明了該設(shè)計(jì)的可靠性。

3.3 存儲(chǔ)器FIFO管理與數(shù)據(jù)編幀設(shè)計(jì)

本文實(shí)驗(yàn)環(huán)境沖擊信號的最高寫入FIFO的速率為8 KB/s,噪聲信號最高寫入速率為16 KB/s，為協(xié)調(diào)Flash與A/D傳輸速率之間的異步時(shí)鐘關(guān)系，選用2KB的FIFO即可滿足要求。采集存儲(chǔ)裝置需要采集2種不同類型的數(shù)據(jù)信號。本文通過將不同的類型數(shù)據(jù)的幀頭、幀尾、信道等加入唯一標(biāo)識(shí)的方式，再混合打包發(fā)給記錄器，避免了存儲(chǔ)器不同存儲(chǔ)區(qū)地址進(jìn)行不斷切換，簡化了邏輯控制。先將2種不同類型的數(shù)據(jù)收受之后進(jìn)行緩存，對這2類數(shù)據(jù)加入標(biāo)識(shí)信息打包，再將融合后的數(shù)據(jù)再送到記錄器。

沖擊信號與環(huán)境信號的數(shù)據(jù)頻率不同，設(shè)計(jì)過程中采用異步FIFO進(jìn)行調(diào)整各數(shù)據(jù)接收模塊與編幀打包之間的數(shù)據(jù)速率[8]。在FIFO設(shè)計(jì)中采用PROG_FULL半滿標(biāo)志信號作為進(jìn)行讀取FIFO的標(biāo)識(shí)信號，本文設(shè)計(jì)當(dāng)緩存器中數(shù)據(jù)達(dá)到512字節(jié)時(shí)該標(biāo)志位置1，進(jìn)行該類型數(shù)據(jù)打包發(fā)送，由于2種信號的傳輸速率不同，設(shè)定當(dāng)進(jìn)行FIFO緩存讀取時(shí)先對噪聲信號讀取，然后讀取沖擊信號。當(dāng)其中任意路數(shù)據(jù)量達(dá)到512字節(jié)時(shí)就按該順序從FIFO中讀出512個(gè)字節(jié)并在這些數(shù)據(jù)前面加入包頭、通道標(biāo)志、包計(jì)數(shù)，再寫入發(fā)送FIFO緩存,當(dāng)完成上述操作后再行循環(huán)操作。

每1包數(shù)據(jù)包括4個(gè)字節(jié)包標(biāo)志、1個(gè)字節(jié)數(shù)據(jù)通道與3個(gè)字節(jié)包計(jì)數(shù)組成的標(biāo)識(shí)符以及512個(gè)字節(jié)有效數(shù)據(jù)。數(shù)據(jù)打包格式如表3所示。

表3 數(shù)據(jù)打包格式

4 數(shù)據(jù)采集分析

4.1 轉(zhuǎn)換精度分析

從16路模擬信號通道中選取沖擊信號1與5通道的信號作為數(shù)據(jù)采集效果分析。通過計(jì)算公式Vo=(D/2n)Vref得出由A/D轉(zhuǎn)換后的數(shù)字信號可以輸出的模擬電壓值，其中D為轉(zhuǎn)換后的數(shù)字量，n為精度位數(shù)24，Vref為參考電壓5 V。每路從采集結(jié)果選20個(gè)數(shù)據(jù)取平均數(shù)代入計(jì)算。D取A/D轉(zhuǎn)換后的高16位進(jìn)行計(jì)算，由于最高位為符號位，實(shí)際取后15位進(jìn)行計(jì)算，各通道轉(zhuǎn)換結(jié)果如表4所示。

表4 轉(zhuǎn)換結(jié)果

由此可知通道1的采樣精度為

(1.793 7-1.792 7)/1.7927=0.056%

通道5的采樣精度為

(4.633 0-4.629 7)/4.629 7=0.071%

通道精度均達(dá)到了0.1%的設(shè)計(jì)精度需求。

4.2 采集信號復(fù)原

存儲(chǔ)器中的數(shù)據(jù)通過WS5300網(wǎng)線與PC機(jī)連接，用2.5 V中心電壓、振幅為1 V的正弦波測試本設(shè)計(jì)的整體性能，上位機(jī)讀取采集的數(shù)據(jù)并顯示出波形。點(diǎn)擊開始采集按鈕，顯示結(jié)果如圖6所示。

圖6 波形采集效果

圖6為通道1波形與通道5采集的波形，結(jié)果表明兩波形沒有出現(xiàn)雜波與畸形，說明系統(tǒng)采集存儲(chǔ)平穩(wěn)有效，滿足多通道模擬信號的采集要求。

5 結(jié)束語

本文利用FPGA為控制芯片，ADS1258作為模數(shù)轉(zhuǎn)換芯片設(shè)計(jì)采集系統(tǒng)，F(xiàn)IFO作為緩存裝置，通過設(shè)計(jì)開關(guān)控制來精準(zhǔn)地發(fā)送控制命令，可以精準(zhǔn)地采集到不同頻率信號下的模擬信號。設(shè)計(jì)彌補(bǔ)了目前數(shù)據(jù)采集控制領(lǐng)域信號采集欠缺穩(wěn)定的不足，在高速發(fā)展的區(qū)域模塊，非常有實(shí)用價(jià)值，滿足了實(shí)際的測試需求。