徐 樂, 陶 李, 劉 宏, 田 彤

(1.中國科學(xué)院 上海微系統(tǒng)與信息技術(shù)研究所，上海 200050； 2.中國科學(xué)院大學(xué)，北京 100049)

0 引 言

為了滿足低成本、小尺寸的無線通信收發(fā)機(jī)的要求，互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal-oxide-semi-conductor,CMOS)功率放大器(power amplifier，PA)作為無線通信收發(fā)機(jī)中的關(guān)鍵模塊已經(jīng)廣泛研究。然而在非恒包絡(luò)調(diào)制信號(hào)的通信系統(tǒng)中，要求功率放大器有好的線性度和高效率，在實(shí)際的CMOS功率放大器設(shè)計(jì)時(shí)，線性度和效率往往是矛盾的[1，2]。目前提高CMOS PA線性度的技術(shù)有多柵晶體管、自適應(yīng)偏置控制、電容補(bǔ)償技術(shù)和預(yù)失真技術(shù)以及包絡(luò)跟蹤等[3～6]。同時(shí)對(duì)于功率放大器輸入輸出匹配網(wǎng)絡(luò)，傳統(tǒng)的匹配電路大多數(shù)采用片外變壓器匹配或者采用片上電感電容(LC)無源諧振網(wǎng)絡(luò)[7]。對(duì)于CMOS工藝而言，片外變壓器匹配不利于單片集成CMOS PA，片上LC網(wǎng)絡(luò)由于片上電感器的面積較大，襯底損耗大以及品質(zhì)因子較低，因此采用片上電感匹配，不利于降低芯片面積和提升功放的效率和線性度等性能。

本文提出一種將驅(qū)動(dòng)級(jí)作為預(yù)失真器的模擬預(yù)失真方法來提高功率放大器的線性度，同時(shí)利用片上變壓器實(shí)現(xiàn)阻抗匹配功能，設(shè)計(jì)一種高線性度、高增益和高集成度CMOS功率放大器芯片。

1 兩級(jí)功率放大器電路設(shè)計(jì)

1.1 功率放大器整體電路結(jié)構(gòu)

本文所設(shè)計(jì)的功率放大器整體結(jié)構(gòu)框圖如圖1所示，包括偏置電路，輸入、輸出匹配網(wǎng)絡(luò)，級(jí)間匹配網(wǎng)絡(luò)和功率單元PA1，PA2。功率放大模塊采用兩級(jí)全差分共源共柵結(jié)構(gòu)用于達(dá)到高增益的要求。圖1 所示的功率放大器工作在2.4 GHz，通過合理設(shè)置偏置電壓，分配驅(qū)動(dòng)級(jí)PA1和功率級(jí)PA2的增益和-1 dB輸出壓縮點(diǎn)功率(P0(1 dB))來達(dá)到整體結(jié)構(gòu)的高線性度和高增益的性能。

圖1 功率放大器整體框圖

1.2 模擬預(yù)失真消除MOS管非線性

對(duì)于工作在大信號(hào)條件下的功率放大器，MOS管的跨導(dǎo)gm的非線性是功率放大器幅度非線性的主要來源[4]。在考慮到功率放大器的線性度主要由2次和3次諧波決定，因此，忽略高次諧波項(xiàng)和交調(diào)項(xiàng)后，跨導(dǎo)的泰勒級(jí)數(shù)展開式為

(1)

交流電流ids為

(2)

考慮輸入信號(hào)為頻率相近的兩個(gè)等幅信號(hào)，則Vgs(t)=A(cosω1t+cosω2t)代入式(2)中，得到ids三階部分展開式為

3cos(ω1t+2ω2t)+3cos(2ω1t-ω2t)+

3cos(2ω2t-ω1t)]

(3)

產(chǎn)生的三階互調(diào)分量2ω1-ω2，2ω2-ω1的幅度為3gm3A3/4，這兩個(gè)三階互調(diào)分量與信號(hào)頻率靠近，難以用濾波器濾除，其非線性產(chǎn)物會(huì)干擾到信號(hào)，造成交調(diào)失真。功率放大器的三階非線性產(chǎn)物主要受三階跨導(dǎo)系數(shù)gm3的影響。

采用65 nm CMOS工藝，N通道MOS(NMOS)管尺寸W/L=960 μm/0.06 μm，柵極電壓掃描0～1.2 V，仿真得到如圖2，表示了gm的非線性系數(shù)隨不同的柵極偏置電壓Vgs變化。由圖2可以看出，gm3在接近MOS管的閾值電壓附近時(shí)通過零點(diǎn)，一般為了抑制gm3對(duì)線性度的影響，可以將偏置電壓設(shè)置在gm3的零點(diǎn)，從而提高功率放大器的線性度[8]。

圖2 跨導(dǎo)非線性系數(shù)隨柵極電壓變化曲線

文獻(xiàn)[9，10]提出了模擬預(yù)失真技術(shù)來提高功放的線性度并優(yōu)化線性，但設(shè)計(jì)時(shí)一般需要增加調(diào)節(jié)電路來使預(yù)失真器和功率放大器匹配，結(jié)構(gòu)比較復(fù)雜。

本文通過對(duì)模擬預(yù)失真的文獻(xiàn)調(diào)研總結(jié)，基于模擬預(yù)失真的原理，提出了一種將驅(qū)動(dòng)級(jí)作為預(yù)失真器的模擬預(yù)失真方案來優(yōu)化功放的線性度，不需要額外增加調(diào)節(jié)電路，節(jié)省面積，降低設(shè)計(jì)難度。本文的模擬預(yù)失真電路工作原理如圖3，通過將驅(qū)動(dòng)級(jí)既作為驅(qū)動(dòng)電路，也作為預(yù)失真器，通過產(chǎn)生和功率級(jí)幅度一致，相位相反的諧波，用來補(bǔ)償功率級(jí)的非線性，以提高PA的線性度。

圖3 基于驅(qū)動(dòng)級(jí)的模擬預(yù)失真原理

在雙音測(cè)試的輸出頻譜，圖3中兩邊的頻譜分量分別代表驅(qū)動(dòng)級(jí)和功率級(jí)產(chǎn)生的三階交調(diào)分量，相位相差180°，幅度相同。具體電路偏置情況如圖2所示通過將驅(qū)動(dòng)級(jí)和功率級(jí)設(shè)置在不同的柵極偏置下，驅(qū)動(dòng)級(jí)三階跨導(dǎo)系數(shù)gm3-drive系數(shù)小于0，功率級(jí)三階跨導(dǎo)系數(shù)gm3-power大于0。由式(4)可得，對(duì)于驅(qū)動(dòng)級(jí)和功率級(jí)產(chǎn)生的三階互調(diào)分量IM3drive和IM3power為

IM3drive(t)=K1(cos(2ω2-ω1)t+φ1)

(4)

(5)

IM3power(t)=K2(cos(2ω2-ω1)t+φ2)

(6)

(7)

式中A1，A2為驅(qū)動(dòng)級(jí)和功率級(jí)輸入信號(hào)幅度，φ1,φ2為IM3drive和IM3power相位，K1，K2為IM3drive和IM3power幅度。驅(qū)動(dòng)級(jí)產(chǎn)生的互調(diào)信號(hào)通過功率級(jí)時(shí)被放大α，IMD3drive為

(8)

1.3 功率放大器的主體電路結(jié)構(gòu)

功率放大器整體電路結(jié)構(gòu)如圖4所示，驅(qū)動(dòng)級(jí)采用全差分的共源共柵結(jié)構(gòu)來實(shí)現(xiàn)高增益，提高輸入輸出的隔離度，為下一級(jí)提供大的電壓輸出擺幅，驅(qū)動(dòng)級(jí)NMOS管采用薄柵氧化層的晶體管提供大的跨導(dǎo)和小的寄生電容；功率級(jí)采用全差分共源共柵結(jié)構(gòu)，功率級(jí)共柵管M7-M8采用厚柵氧化層的 NMOS 管，來提供更高的電壓擺幅，更大的輸出功率和穩(wěn)定性。NMOS管采用深N阱工藝，不僅可以增加不同晶體管之間的隔離度，還可以用來提高 PA 的線性度。對(duì)于共柵管的偏置電路，采用自適應(yīng)偏置結(jié)構(gòu)，柵極電壓隨漏極電壓變化，保證柵漏電壓在一個(gè)合適的范圍內(nèi)，同時(shí)和自偏置結(jié)構(gòu)相比又可以靈活地設(shè)計(jì)共柵管的直流偏置電壓，以滿足所需要的增益要求。為了增加系統(tǒng)的穩(wěn)定性，阻容器(resistor-capacitor,RC)串聯(lián)網(wǎng)絡(luò)從功率級(jí)共柵管的漏極負(fù)反饋到共源管的柵極，同時(shí)在實(shí)際設(shè)計(jì)時(shí)需要優(yōu)化RC的取值，使得功率放大器得到合適的輸入和輸出阻抗值；輸入、輸出端匹配電路采用片上變壓器T1和T2實(shí)現(xiàn)阻抗匹配，實(shí)現(xiàn)單端信號(hào)和差分信號(hào)的轉(zhuǎn)換，有效實(shí)現(xiàn)功率的分配和合成，減少了片上電感的使用，從而減小芯片的面積，降低了版圖設(shè)計(jì)難度；CT為調(diào)諧電容器，使得變壓器在工作點(diǎn)諧振，提高變壓器的性能；級(jí)間匹配電路完成驅(qū)動(dòng)級(jí)和功率級(jí)之間的阻抗匹配。

圖4 功率放大器的整體電路結(jié)構(gòu)

1.4 片上變壓器設(shè)計(jì)

對(duì)于功放的輸入輸出匹配網(wǎng)絡(luò)，本文采用片上變壓器耦合進(jìn)行設(shè)計(jì)，采用變壓器進(jìn)行阻抗變換，相比于LC網(wǎng)絡(luò)進(jìn)行阻抗變換，一方面變壓器作為一種無源器件，不僅可以實(shí)現(xiàn)阻抗匹配，且有隔直流、通交流、單端和差分信號(hào)之間轉(zhuǎn)換的作用，對(duì)于全差分結(jié)構(gòu)，采用變壓器進(jìn)行匹配，可以有效進(jìn)行功率的合成和分配；另一方面對(duì)于CMOS工藝，片上電感的面積較大且品質(zhì)因子Q較低，片上電感不僅會(huì)增加了芯片的成本，還會(huì)降低功放的效率。在圖4中，對(duì)于輸入輸出端匹配電路采用片上變壓器T1，T2實(shí)現(xiàn)，同時(shí)通過在變壓器的兩端并聯(lián)調(diào)諧電容CT，使功放在所需要的頻率上進(jìn)行諧振，同時(shí)也提高片上變壓器的性能。

片上變壓器設(shè)計(jì)采用65 nm CMOS工藝實(shí)現(xiàn)，采用電磁仿真軟件對(duì)變壓器進(jìn)行電磁仿真，將仿真結(jié)果生成相應(yīng)的電磁模型，與功率單元PA1和PA2進(jìn)行聯(lián)合設(shè)計(jì)仿真。設(shè)計(jì)的輸入輸出片上變壓器版圖結(jié)構(gòu)如圖5中所示，輸入輸出變壓器參數(shù)主次線圈的等效電感Lp，Ls以及線圈比n分別依次為1.54 nH,1.32 nH，2∶2，以及1.47 nH,1.25 nH,2∶2。主次線圈的等效電感計(jì)算為

Lp=imag(Z11)/(2πf)

(9)

Ls=imag(Z22)/(2πf)

(10)

圖5 輸入輸出片上變壓器的版圖

2 整體版圖及仿真結(jié)果

基于65 nm CMOS工藝進(jìn)行功放的版圖設(shè)計(jì)，如圖6所示，芯片面積為1.08 mm×1.37 mm?？紤]整體電路是差分結(jié)構(gòu)，因此,在版圖布局時(shí)需要充分考慮對(duì)稱性和匹配。

圖6 整體功率放大器版圖

提取整個(gè)電路的版圖寄生參數(shù)，利用Spectre RF對(duì)整個(gè)功率放大器結(jié)構(gòu)進(jìn)行后仿真驗(yàn)證。功率放大器的小信號(hào)S參數(shù)如圖7所示，在2.4 GHz頻段處，S21=27.2 dB，S11=-13.2 dB，S參數(shù)滿足系統(tǒng)設(shè)計(jì)要求。

圖7 功放小信號(hào)S參數(shù)隨頻率的變化曲線

功率放大器的功率增益G，輸出功率POUT，附加效率PAE隨輸入功率PIN的變化曲線仿真結(jié)果如圖8所示，功率放大器的-1 dB輸出功率P0(1 dB)為22.9 dBm，功率附加效率PAE為23.5 %。

圖8 輸出功率、功率增益和附加效率曲線

采用偏置電壓在gm3零點(diǎn)附近的三階交調(diào)失真IMD3曲線和本文采用的預(yù)失真方案的IMD3曲線隨輸入功率變化曲線如圖9中所示，在輸入功率PIN為-10～-8 dBm，本文提出的預(yù)失真方案的IMD3減小了5～10 dBc，優(yōu)化了功放的線性度，具有高線性度、高集成度和高增益的特性，滿足設(shè)計(jì)要求。

圖9 文中預(yù)失真與gm3=0的三階交調(diào)失真曲線

本文所設(shè)計(jì)的2.4 GHz高線性度，高增益和高集成度的兩級(jí)全差分級(jí)功率放大器的仿真結(jié)果與近年來一些主流2.4 GHz功率放大器性能比較如表1所示。

表1 功率放大器設(shè)計(jì)性能比較

3 結(jié) 論

本文基于65 nm CMOS工藝設(shè)計(jì)了一種2.4 GHz的功率放大器。采用將驅(qū)動(dòng)級(jí)作為預(yù)失真器的模擬預(yù)失真技術(shù)來提高功率放大器的線性度，采用片上變壓器實(shí)現(xiàn)阻抗匹配，有效地進(jìn)行功率合成與分配，減小了整體芯片的面積，降低了版圖設(shè)計(jì)難度，實(shí)現(xiàn)了高增益、高線性度和高集成度的CMOS功率放大器設(shè)計(jì)。在2.4 GHz的工作頻點(diǎn)上，該功率放大器可以達(dá)到-1 dB輸出功率為22.9 dBm，功率附加效率為23.5 %，小信號(hào)增益為27.2 dB，三階交調(diào)失真IMD3為-35.6 dBc，相比于偏置電壓設(shè)置在gm3通過零點(diǎn)處，在一定的輸出功率范圍內(nèi)，三階交調(diào)失真IMD3減小了5～10 dBc。