宋珂煒 田海林 方 輝 文杰棱

(四川大學(xué)制造科學(xué)與工程學(xué)院，四川成都610065)

隨著制造技術(shù)的發(fā)展和制造行業(yè)需求的變化，高精度微小尺寸零件的需求越來越大。實(shí)際生產(chǎn)中使用傳統(tǒng)的精密加工設(shè)備制造精密微小尺寸零件時(shí)，無法克服其功耗大，成本高，效率低，占地面積大等缺陷。為了解決傳統(tǒng)數(shù)控機(jī)床加工微小尺寸零件所帶來的問題，微細(xì)切削加工技術(shù)及其微小化機(jī)床的研究已經(jīng)成為了制造加工領(lǐng)域的前沿和熱點(diǎn)研究問題[1]。目前，對(duì)于微型數(shù)控機(jī)床的研究大多局限于結(jié)構(gòu)設(shè)計(jì)[2～4]，而其控制系統(tǒng)廣泛沿用傳統(tǒng)數(shù)控機(jī)床所用的數(shù)控系統(tǒng)，即基于PC(personal computer，PC)的數(shù)控系統(tǒng)。

目前，基于PC的開放式數(shù)控系統(tǒng)是數(shù)控技術(shù)發(fā)展的主流方向，由于其利用了通用計(jì)算機(jī)自身豐富的軟、硬件資源，強(qiáng)大的處理能力，以及自帶的成熟的外部通訊接口，極大地簡(jiǎn)化了數(shù)控系統(tǒng)的設(shè)計(jì)周期和設(shè)計(jì)難度，提高了數(shù)控系統(tǒng)的數(shù)據(jù)處理能力和開放性[5～6]。

盡管如此，對(duì)于在微型數(shù)控機(jī)床上的應(yīng)用，基于PC的數(shù)控系統(tǒng)架構(gòu)依然存在很大的局限性和不足，可以總結(jié)為:

(1)由于通用計(jì)算機(jī)本身開放性的不足，使得該體系架構(gòu)無法依據(jù)機(jī)床自身的特點(diǎn)而進(jìn)行升級(jí)和配合[7]。

(2)基于PC的數(shù)控系統(tǒng)多利用通用的桌面操作系統(tǒng)，即使對(duì)其進(jìn)行必要的升級(jí)和擴(kuò)展，其實(shí)時(shí)性、穩(wěn)定性和可靠性相比嵌入式的操作系統(tǒng)依然不足[8]。

(3)基于PC的數(shù)控系統(tǒng)要求機(jī)床配套相應(yīng)的工業(yè)控制計(jì)算機(jī)，增大了成本，并不適用于微型結(jié)構(gòu)的數(shù)控機(jī)床，且占地面積相對(duì)較大，無法體現(xiàn)微型數(shù)控機(jī)床結(jié)構(gòu)優(yōu)勢(shì)和應(yīng)用優(yōu)勢(shì)。

近年來，以ARM、FPGA、DSP等為代表的新一代嵌入式微處理芯片憑借其小體積、低功耗、高主頻、較強(qiáng)的處理能力以及片上外設(shè)豐富等優(yōu)點(diǎn)，實(shí)現(xiàn)了嵌入式片上高度集成；與此同時(shí)，嵌入式操作系統(tǒng)的時(shí)序性能、系統(tǒng)管理能力、實(shí)時(shí)性計(jì)算與控制能力，以及多線程多任務(wù)管理功能不斷升級(jí)；這些使得嵌入式數(shù)控系統(tǒng)不僅具有了運(yùn)算速度快，處理數(shù)據(jù)寬度較大，運(yùn)行效率高，可好性好，穩(wěn)定性高的特點(diǎn)，還保留了較高的開放性[9～10]。

基于上述的分析，為了彌補(bǔ)基于PC數(shù)控系統(tǒng)的不足，更好地適應(yīng)微型數(shù)控機(jī)床的結(jié)構(gòu)特點(diǎn)和控制需求，并探索用于微型機(jī)床數(shù)控系統(tǒng)的軟硬件架構(gòu)，本文將設(shè)計(jì)基于STM32+FPGA的微型車床嵌入式數(shù)控系統(tǒng)，并通過微型數(shù)控車床機(jī)械平臺(tái)進(jìn)行實(shí)驗(yàn)和驗(yàn)證。

1 嵌入式數(shù)控系統(tǒng)總體設(shè)計(jì)方案

本嵌入式數(shù)控系統(tǒng)采用STM32+FPGA雙核心的硬件架構(gòu)同時(shí)搭載多任務(wù)實(shí)時(shí)嵌入式操作系統(tǒng)(embedded operating system，EOS)UC/OS-III(micro C OS three，UC/OS-III)軟件核心，實(shí)現(xiàn)整個(gè)數(shù)控系統(tǒng)的數(shù)據(jù)處理，數(shù)據(jù)管理，數(shù)據(jù)傳輸以及相關(guān)的控制功能。基于STM32+FPGA嵌入式數(shù)控系統(tǒng)結(jié)構(gòu)如圖1所示。

意大利意法半導(dǎo)體公司生產(chǎn)的STM32系列微控制器基于專為要求高性能、低成本、低功耗的嵌入式應(yīng)用專門設(shè)計(jì)的ARM Cortex-M內(nèi)核，具有豐富的外設(shè)，一流的數(shù)據(jù)處理能力和管理能力[11]。

本系統(tǒng)選用該系列最新STM32F767微處理器，該處理器具有帶FPU的ARM 32位Cortex-M7 CPU、自適應(yīng)實(shí)時(shí)加速器和L1高速緩存。除了內(nèi)核的性能大幅度升級(jí)外，其他外設(shè)性能也有很大的提高。

FPGA選用Altera公司設(shè)計(jì)制造的Cyclone系列的EP4CE15F23C8N器件，該芯片建立在一個(gè)優(yōu)化的低功耗工藝基礎(chǔ)之上，擁有超過150 K的邏輯單元，高達(dá)6.3 MB的嵌入式存儲(chǔ)器。與此同時(shí)，該器件還具有484個(gè)通用I/O，8個(gè)鎖相環(huán)(PLL)，支持高達(dá)200 MHz的DDR2 SDRAM接口和豐富的常用工業(yè)協(xié)議[12]。

在實(shí)際運(yùn)行中，STM32將通過FATFS文件操作系統(tǒng)讀取儲(chǔ)存在SD卡或U盤中的G代碼文件，通過G代碼譯碼，刀具半徑補(bǔ)償以及插補(bǔ)等模塊處理后生產(chǎn)16位的控制指令，通過 FSMC總線傳輸給 FPGA。FPGA通過指令解釋模塊對(duì)指令進(jìn)行分類和解釋，最后發(fā)送給不同的指令執(zhí)行模塊產(chǎn)生相應(yīng)的電信號(hào)驅(qū)動(dòng)機(jī)床工作。

考慮到整個(gè)系統(tǒng)的研發(fā)周期和成本，人機(jī)交互的平臺(tái)將采用工業(yè)串口屏通過RS485接口與STM32進(jìn)行數(shù)據(jù)交互，并通過FATFS實(shí)時(shí)的接收和管理輸入的數(shù)據(jù)實(shí)現(xiàn)G代碼的在線輸入、修改和儲(chǔ)存。

除此之外，系統(tǒng)中預(yù)留了USB2.0總線模塊便于多電動(dòng)機(jī)控制的擴(kuò)展，以及 Ethernet接口從而便于在工業(yè)現(xiàn)場(chǎng)與其他設(shè)備的通訊和連接，增加了硬件的開放性和可擴(kuò)展性。而UART串行接口，將有助于設(shè)計(jì)前期的調(diào)試和糾錯(cuò)。

2 主控板硬件電路設(shè)計(jì)

本嵌入式數(shù)控系統(tǒng)，將傳統(tǒng)的“上位機(jī)”與“下位機(jī) "在硬件結(jié)構(gòu)上合二為一，集成于同一硬件主控板卡之上，故片上各功能系統(tǒng)硬件電路之間的配合對(duì)于整個(gè)控制系統(tǒng)的性能影響十分的關(guān)鍵?；赟TM32+FPGA的嵌入式控制系統(tǒng)的硬件電路主要包括電源電路、時(shí)鐘電路、STM32核心電路、FPGA核心電路、FSMC通訊電路、全數(shù)字步進(jìn)電動(dòng)機(jī)驅(qū)動(dòng)電路、直流無刷控制電路以及相關(guān)的外部接口電路和工控領(lǐng)域常用的通訊接口。這其中，由于STM32和FPGA的核心電路均可參照廠商推薦電路設(shè)計(jì)，這里由于篇幅關(guān)系不再詳述。

2.1 電源電路設(shè)計(jì)

基于STM32+FPGA的雙核心數(shù)控硬件架構(gòu)當(dāng)中，需要多種電壓幅值的數(shù)字或模擬電源供電。其中，STM32主控芯片的工作電壓為3.3 V的數(shù)字電壓，參考電平為2.5 V的模擬電壓基準(zhǔn)；FPGA的I/O電壓為3.3 V數(shù)字電壓，而FPGA的內(nèi)核電壓為1.2 V的數(shù)字電壓，與此同時(shí)FPGA內(nèi)部的鎖相環(huán)功能模塊還需要2.5 V模擬電壓進(jìn)行供電；除了雙核心的供電需求外，主控板上還有RAM、USB2.0總線、USART串口通訊模塊等硬件系統(tǒng)需要不同幅值的數(shù)字電源或者模擬電源進(jìn)行供給。高質(zhì)量，穩(wěn)定，精準(zhǔn)的電源對(duì)于整個(gè)雙核心硬件架構(gòu)的性能至關(guān)重要，基于上述的分析，該數(shù)控系統(tǒng)硬件電源模塊的設(shè)計(jì)將引進(jìn)電源監(jiān)控模塊，從而保證整個(gè)硬件電路電源的穩(wěn)定。電源電路系統(tǒng)的設(shè)計(jì)思想和結(jié)構(gòu)如圖2所示，整個(gè)電源系統(tǒng)設(shè)計(jì)有兩個(gè)外部電源接口，在實(shí)際使用時(shí)，24 V的外部直流電源經(jīng)過LM2576-5電源芯片輸出5 V電源，再分別通過MP1584電源芯片，RT9166電源芯片，RT8008電源芯片和TL431A電壓基準(zhǔn)芯片得到STM32和FPGA需要的3.3 V數(shù)字電源，2.5 V模擬電源，1.2 V數(shù)字電源以及2.5 V的參考電平。同時(shí)，5 V和24 V的電源也可以對(duì)電動(dòng)機(jī)驅(qū)動(dòng)電路等其他外設(shè)進(jìn)行供電。在進(jìn)行硬件調(diào)試時(shí)，整個(gè)硬件系統(tǒng)可以通過電源選擇模塊選擇USART串口的5 V電源進(jìn)行供電，同時(shí)整個(gè)系統(tǒng)的電流都將進(jìn)行采樣檢測(cè)，從而保證整個(gè)系統(tǒng)平穩(wěn)運(yùn)行。

2.2 時(shí)鐘電路設(shè)計(jì)

時(shí)鐘電路是數(shù)字處理電路的心臟。精準(zhǔn)，穩(wěn)定的時(shí)鐘信號(hào)對(duì)于STM32和FPGA的處理性能十分的重要。由于本數(shù)控硬件主控板上面搭載了多塊需要時(shí)鐘信號(hào)驅(qū)動(dòng)的集成芯片，考慮到晶振的負(fù)載能力，本主控板設(shè)計(jì)了50 M和24 M兩個(gè)獨(dú)立的有源晶振時(shí)鐘，和一個(gè)25 m的無源晶振，如圖3所示。有源晶振具有很好的抗干擾性，從而保證stm32與FPGA運(yùn)行的可靠性，而在實(shí)際工作時(shí)STM32可以通過倍頻配置成243 M頻率的時(shí)鐘，F(xiàn)PGA則可以通過鎖相環(huán)倍頻成180 M頻率的時(shí)鐘信號(hào)，極大地提高系統(tǒng)的運(yùn)行速度和準(zhǔn)確性。

2.3 硬件電路實(shí)現(xiàn)

在AltiumDesigner軟件當(dāng)中設(shè)計(jì)完成原理圖后，通過阻抗匹配，布板，布線，最終完成主控板卡的制作。主控板的實(shí)拍圖以及各功能模塊示意如圖4所示。

3 基于UC/OS-III嵌入式操作系統(tǒng)的軟件研究與設(shè)計(jì)

UC/OS-III嵌入式操作系統(tǒng)基于ANSI-C語言編寫，是一個(gè)可升級(jí)，可固化，基于優(yōu)先級(jí)的實(shí)時(shí)內(nèi)核。它在資源管理，多任務(wù)同步，任務(wù)間的通信等方面的表現(xiàn)卓越，被設(shè)計(jì)用于32位處理器，但是也能在16位或者8位處理器中很好地運(yùn)行，除此之外移植整個(gè)操作系統(tǒng)所需內(nèi)存較小，核心代碼和API接口函數(shù)編寫風(fēng)格清晰，具有較好的可操作性[13]。UC/OS-III所提供的諸如運(yùn)行時(shí)間測(cè)量，直接發(fā)送信號(hào)或消息到任務(wù)、多任務(wù)同時(shí)等待多個(gè)內(nèi)核對(duì)象等功能是其他嵌入式實(shí)時(shí)內(nèi)核所不具備的，因此更加適合作為數(shù)控系統(tǒng)的運(yùn)行內(nèi)核[14]。本設(shè)計(jì)將利用該實(shí)時(shí)內(nèi)核的任務(wù)管理，多任務(wù)調(diào)度，中斷管理，時(shí)間管理和資源管理等功能進(jìn)行嵌入式數(shù)控系統(tǒng)的軟件研究與設(shè)計(jì)。

整個(gè)嵌入式數(shù)控系統(tǒng)，可以分為4個(gè)拓?fù)鋵樱挥诤诵牡募礊閁C/OS-III軟件核心，它負(fù)責(zé)進(jìn)行整個(gè)系統(tǒng)的任務(wù)管理，時(shí)間管理，各個(gè)任務(wù)之間的調(diào)度，數(shù)據(jù)管理以及中斷管理。位于應(yīng)用層的為實(shí)現(xiàn)數(shù)控功能的應(yīng)用程序，通過將這些應(yīng)用程序定義為操作系統(tǒng)中的任務(wù)，實(shí)現(xiàn)與UC/OS-III操作系統(tǒng)的鏈接，而接口即為UC/OS-III操作系統(tǒng)當(dāng)中所提供的應(yīng)用接口函數(shù)(API)。位于軟件驅(qū)動(dòng)層的為各個(gè)硬件的底層驅(qū)動(dòng)代碼，通過這個(gè)拓?fù)浣Y(jié)構(gòu)實(shí)現(xiàn)硬件與軟件的結(jié)合。圖5為嵌入式數(shù)控系統(tǒng)的軟件體系結(jié)構(gòu)示意圖。

3.1 應(yīng)用軟件設(shè)計(jì)

3.1.1 譯碼模塊軟件設(shè)計(jì)

譯碼模塊的數(shù)據(jù)流程圖如圖6所示，G代碼文件讀入緩存區(qū)后，經(jīng)過預(yù)處理(大寫化處理，去除空格、多余字符和注釋)，詞法檢查，語義分析與G代碼解釋后生成中間代碼并存入緩沖區(qū)。每一行G代碼經(jīng)譯碼模塊處理后的結(jié)果將是包含本行所有加工信息的數(shù)據(jù)結(jié)構(gòu)體。其中，為了保證后續(xù)數(shù)據(jù)處理流程的方便和加工時(shí)序，將每一行G代碼的行號(hào)作為每一個(gè)數(shù)據(jù)結(jié)構(gòu)體特有的識(shí)別編號(hào)。

3.1.2 刀補(bǔ)模塊軟件設(shè)計(jì)

本設(shè)計(jì)采用C刀補(bǔ)[15]，在標(biāo)準(zhǔn)G代碼中，G41為刀尖半徑左補(bǔ)償，G42為刀尖半徑右補(bǔ)償，而G40為取消刀尖半徑補(bǔ)償。在該應(yīng)用模塊中，設(shè)置6位刀補(bǔ)狀態(tài)位，其中，第0位為刀補(bǔ)使能位，用于判斷該行G代碼是否需要進(jìn)行刀補(bǔ)；第1位表示刀補(bǔ)方式，0為左刀補(bǔ)，1為右刀補(bǔ)；而剩余的高四位位表示刀具號(hào)。在處理數(shù)據(jù)時(shí)，通過判斷刀補(bǔ)信息狀態(tài)位調(diào)用刀補(bǔ)建立、刀補(bǔ)進(jìn)行、刀補(bǔ)撤銷，3個(gè)子程序進(jìn)行處理。刀補(bǔ)模塊應(yīng)用軟件路程圖如圖7所示。刀補(bǔ)處理完后的數(shù)據(jù)結(jié)構(gòu)與譯碼完成后結(jié)構(gòu)相同，相比于中間代碼數(shù)據(jù)結(jié)構(gòu)體，與運(yùn)動(dòng)軌跡無關(guān)參數(shù)不改變，運(yùn)動(dòng)參數(shù)用刀補(bǔ)后相應(yīng)數(shù)據(jù)替換。

3.1.3 插補(bǔ)模塊軟件設(shè)計(jì)

插補(bǔ)是數(shù)控系統(tǒng)的核心，它直接影響數(shù)控機(jī)床加工的精度。本數(shù)控系統(tǒng)選擇逐點(diǎn)比較法插補(bǔ)。逐點(diǎn)比較插補(bǔ)法是目前數(shù)控加工中最常用也是最為成熟的插補(bǔ)算法之一，它通過比較刀具移動(dòng)的實(shí)際位置與理論位置，獲得偏差情況，從而判斷下一步的移動(dòng)位置，實(shí)現(xiàn)對(duì)工件的加工[16-18]。

為了滿足加工的需要，本系統(tǒng)將實(shí)現(xiàn)四象限任意直線插補(bǔ)和圓弧插補(bǔ)，逐點(diǎn)比較法的算法思想和基本原理由于篇幅關(guān)系不再詳述。具體如圖8所示。

3.2 FSMC通訊實(shí)現(xiàn)與仿真

對(duì)于雙核心架構(gòu)而言，兩個(gè)CPU之間的通訊和時(shí)序配合十分的重要。STM32系列采用一種新型的存儲(chǔ)器擴(kuò)展技術(shù)——FSMC，在外部存儲(chǔ)器擴(kuò)展方面具有獨(dú)特的優(yōu)勢(shì)，可將FPGA作為STM32的外部大容量靜態(tài)存儲(chǔ)器，進(jìn)行讀寫。

FSMC即靈活的靜態(tài)存儲(chǔ)控制器，支持的存儲(chǔ)器類型有SRAM、PSRAM等外部芯片擴(kuò)展。設(shè)計(jì)時(shí)，STM32端通過 FSMC總線的獨(dú)立地址模式實(shí)現(xiàn)STM32與FPGA之間的通信。地址由8位地址總線(AB)傳輸；數(shù)據(jù)由16位數(shù)據(jù)總線(DB)傳輸[19]。通過在STM32配置相應(yīng)的引腳模式，定義偽函數(shù)的形式實(shí)現(xiàn)STM32將處理完的數(shù)據(jù)實(shí)時(shí)的發(fā)送給FPGA，并實(shí)時(shí)的接收FPGA端通過編碼器等傳感器采集到的信息。STM32與FPGA之間通訊采用ILI9325的8080接口的協(xié)議，其信號(hào)類型和通訊時(shí)序如圖9所示，F(xiàn)SMC通訊模塊在FPGA中綜合后的硬件原理如圖10所示，仿真效果圖如圖11所示。

圖9中:CSn為片選信號(hào)，高電平失能，低電平有效；NADV為地址有效信號(hào)，上升沿鎖存地址低位；RDn為讀使能信號(hào)，高電平失能，上升沿鎖存數(shù)據(jù)，低電平信號(hào)有效；WRn為寫使能信號(hào)，高電平失能，上升沿鎖存數(shù)據(jù)，低電平信號(hào)有效；DB[15∶0]為16位數(shù)據(jù)信號(hào)線；AB[24∶16]為8位地址信號(hào)線。

3.3 基于UCOD-III系統(tǒng)的任務(wù)調(diào)度與同步

UC/OS-III是一個(gè)可搶占、基于優(yōu)先級(jí)的內(nèi)核，相比于其他的嵌入式操作系統(tǒng)，該系統(tǒng)支持采用時(shí)間片輪轉(zhuǎn)的方式使得至多無限個(gè)任務(wù)擁有相同的優(yōu)先級(jí)[20]。本設(shè)計(jì)中，在UC/OS-III操作系統(tǒng)任務(wù)調(diào)度管理器下，分別定義用戶控制命令輸入任務(wù)、指令發(fā)送任務(wù)、插補(bǔ)任務(wù)、刀補(bǔ)任務(wù)、邏輯控制任務(wù)、譯碼任務(wù)、數(shù)據(jù)管理任務(wù)、顯示刷新任務(wù)、空閑任務(wù)、各任務(wù)之間的優(yōu)先級(jí)如圖12所示。其中，從數(shù)控加工的層面來考慮，這些任務(wù)可以分為實(shí)時(shí)性較強(qiáng)的運(yùn)動(dòng)控制任務(wù)和實(shí)時(shí)性要求較弱的系統(tǒng)管理任務(wù)，為了優(yōu)先保證強(qiáng)實(shí)時(shí)性任務(wù)，應(yīng)將這些任務(wù)置于較高的優(yōu)先級(jí)。

數(shù)控系統(tǒng)中，為了保證數(shù)據(jù)流通的完整性和穩(wěn)定性，在每個(gè)任務(wù)之間都設(shè)置了數(shù)據(jù)緩沖區(qū)，這些數(shù)據(jù)緩沖區(qū)都可由相鄰的兩個(gè)任務(wù)進(jìn)行共享。為了防止共享資源被同時(shí)訪問，UC/OS-III操作系統(tǒng)提供了4種保護(hù)共享資源的機(jī)制分別為:(1)關(guān)中斷；(2)鎖調(diào)度器；(3)信號(hào)量；(4)Mutex方式。為了科學(xué)地訪問數(shù)據(jù)緩沖區(qū)，并保證任務(wù)調(diào)度的時(shí)序性，本系統(tǒng)選擇信號(hào)量的方式進(jìn)行任務(wù)的調(diào)度和共享資源的訪問，任務(wù)調(diào)度機(jī)制如圖13所示。

圖13中:

(1)譯碼任務(wù)正在運(yùn)行，從SD卡中讀取G代碼進(jìn)行譯碼。

(2)當(dāng)譯碼模塊將所有G代碼處理完成后，獲得信號(hào)量1。

(3)譯碼任務(wù)訪問中間代碼緩存區(qū)，將譯碼后的數(shù)據(jù)結(jié)構(gòu)體存入中間代碼緩存區(qū)。

(4)譯碼任務(wù)將結(jié)果存入中間代碼緩存區(qū)后，釋放信號(hào)量1，同時(shí)刀補(bǔ)任務(wù)接收信號(hào)量1。

(5)刀補(bǔ)任務(wù)訪問中間代碼緩沖區(qū)，查找關(guān)鍵字G42或G43后，讀出需要修正的數(shù)據(jù)。

(6)刀補(bǔ)任務(wù)處理進(jìn)行相應(yīng)的刀具半徑補(bǔ)償值計(jì)算并更新數(shù)據(jù)，將更新過的結(jié)構(gòu)體存入刀補(bǔ)緩沖區(qū)。

(7)刀補(bǔ)任務(wù)釋放信號(hào)量2，同時(shí)插補(bǔ)任務(wù)接收信號(hào)量2。

(8)插補(bǔ)任務(wù)訪問刀補(bǔ)緩沖區(qū)，并讀取一行G代碼的加工信息結(jié)構(gòu)體。

(9)插補(bǔ)任務(wù)運(yùn)行，進(jìn)行插補(bǔ)。

(10)一行G代碼的加工信息結(jié)束后，插補(bǔ)任務(wù)掛起。

(11)指令發(fā)送任務(wù)發(fā)送插補(bǔ)指令給FPGA執(zhí)行。

(12)發(fā)送完畢后，發(fā)布信號(hào)量2并掛起指令發(fā)送任務(wù)。

(13)讀取新的一個(gè)加工指令結(jié)構(gòu)體。

(14)插補(bǔ)任務(wù)運(yùn)行。

3.4 FPGA功能模塊設(shè)計(jì)

FPGA端的主要任務(wù)是實(shí)現(xiàn)對(duì)電動(dòng)機(jī)等執(zhí)行件的控制和編碼器等傳感器的信號(hào)接收，故在FPGA端共設(shè)計(jì)有主軸指令處理模塊、進(jìn)給軸指令處理模塊、邏輯指令處理模塊、脈沖生成發(fā)生器以及位置信號(hào)處理模塊等功能模塊。通過Verilog代碼編寫的功能模塊，將綜合成相應(yīng)的功能電路，實(shí)現(xiàn)直流無刷電動(dòng)機(jī)的占空比控制、步進(jìn)電動(dòng)機(jī)的高細(xì)分脈沖控制，以及切削液和光照的邏輯控制等功能，F(xiàn)PGA功能模塊如圖14所示。

4 機(jī)電聯(lián)調(diào)與實(shí)驗(yàn)

為了驗(yàn)證所設(shè)計(jì)嵌入式數(shù)控系統(tǒng)的功能完整性和性能，將數(shù)控系統(tǒng)與電動(dòng)機(jī)、傳感器等執(zhí)行部件進(jìn)行接線，并與微型車床機(jī)械結(jié)構(gòu)進(jìn)行裝配后進(jìn)行聯(lián)調(diào)聯(lián)試。組裝、接線完成的車床系統(tǒng)實(shí)拍圖如圖15所示。所加工出的工件實(shí)拍圖如圖16所示。

5 結(jié)語

基于STM32+FPGA的嵌入式數(shù)控系統(tǒng)很好的彌補(bǔ)了基于PC通用數(shù)控系統(tǒng)自身的不足且可以更好地適配微型數(shù)控機(jī)床。通過仿真調(diào)試與實(shí)際的車削測(cè)試，本系統(tǒng)可以較好地滿足數(shù)控車床的控制要求，并具有實(shí)時(shí)性強(qiáng)，時(shí)序準(zhǔn)確，車削過程穩(wěn)定，插補(bǔ)軌跡精準(zhǔn)，可靈活擴(kuò)展的優(yōu)勢(shì)。與此同時(shí)，提高了整個(gè)微型數(shù)控車床的自動(dòng)化程度，降低了車床的制造成本，具有較好的發(fā)展前景和研究?jī)r(jià)值。但是，數(shù)控系統(tǒng)本身是一個(gè)復(fù)雜的系統(tǒng)，他的整體性能與執(zhí)行器、控制板卡、軟件算法設(shè)計(jì)等諸多因素皆有關(guān)系，因此在實(shí)際的車削實(shí)驗(yàn)當(dāng)中也暴露了許多問題，在以后的調(diào)試和實(shí)驗(yàn)過程中將逐步的完善。