戈 勇,高 一,梅 博,于慶奎,孫 毅,張洪偉
(1.南京理工大學 自動化學院,南京 210094; 2.航天材料及工藝研究所,北京 100076;3.中國航天宇航元器件工程中心,北京 100029)
隨著航天技術(shù)的飛速發(fā)展,星載系統(tǒng)對信息存儲和處理提出越來越高的要求,高可靠、高性能的存儲器成為宇航系統(tǒng)核心器件之一[1]。早在20世紀70年代,磁阻式隨機存儲器(magneto-resistive random access memory,MRAM)的概念就已經(jīng)被提出,但直到1995年隧道磁阻(tunneling magnetoresistance,TMR)效應被發(fā)現(xiàn),才使得MRAM具備了實用前景[2]。MRAM 記憶狀態(tài)的保持是依靠磁矩的方向而不是電荷,這種記憶保存的非易失性使得MRAM具有非揮發(fā)性,在抗電離輻射方面具備先天的優(yōu)勢,加之MRAM存儲器所具有的低功耗、高密度等特點,使其成為宇航用存儲器的重點關(guān)注對象。研究MRAM的抗輻射特性,有助于評估其空間適用性,為預測在軌輻射效應提供依據(jù),同時為空間系統(tǒng)設(shè)計人員使用MRAM提供必要的參考。
本文利用中國原子能科學研究院HI-13串列靜電加速器對某公司生產(chǎn)的MR0A08BCYS35型MRAM存儲器進行了重離子單粒子效應試驗,并進行了試驗結(jié)果分析;使用中國航天宇航元器件工程中心(CACEC)自主研發(fā)的元器件輻射效應在軌預計軟件Fore CAST,對該存儲器的在軌翻轉(zhuǎn)率進行了預計,給出了具體的應用建議。
目前,主流的MRAM利用巨磁阻效應(giant magneto-resistance,GMR)和磁性隧道結(jié)(magnetic tunnel junction,MTJ)的隧穿電阻效應來進行存儲。以MTJ為例,其元胞結(jié)構(gòu)包括自由層、隧道層和固定層3個層面(如圖1所示)。自由層的磁場極化方向是可以改變的,而固定層的磁場方向是固定不變的,在電場作用下,電子會隧穿絕緣層勢壘而垂直穿過器件,電流可隧穿的程度及MTJ的電阻均由2個磁性層的相對磁化方向來確定[3]。當自由層的磁場方向與固定層的磁場方向相同時,存儲單元呈現(xiàn)低阻態(tài)“0”;當兩者磁場方向相反時,存儲單元呈現(xiàn)高阻態(tài)“1”。MRAM器件通過檢測存儲單元電阻的高低來判斷所存儲的數(shù)據(jù)是“0”還是“1”。
圖1 MTJ結(jié)構(gòu)示意圖Fig.1 Schematic diagram of MTJ structure
典型的存儲單元電路結(jié)構(gòu)如圖2所示,一般是由1個NMOS管與MTJ單元集成在一起。NMOS管的柵極連接到存儲陣列的字線(word line,WL),源(漏)極通過源極線(source line,SL)與MTJ的固定層相連;而連接到MTJ自由層上的連線為存儲陣列的位線(bit line,BL)。在位線和源極線之間施加不同的電壓,產(chǎn)生流過磁隧道結(jié)的寫入電流(Iwrite),Iwrite可改變磁隧道結(jié)自由層的磁化方向,使隧穿電阻變化,完成“0”和“1”的存儲[4-5]。MRAM電路的讀取機制是電流從位線流入,并通過MTJ和MOS管輸出,電壓的大小同樣依賴于MTJ 電阻的高低,相同讀取電流下所產(chǎn)生的輸出電壓不同。根據(jù)輸出電壓就可以判斷存儲單元所儲存的數(shù)據(jù)是“0”還是“1”。
圖2 MRAM工作原理示意圖Fig.2 Schematic diagram of MRAM working principle
1個MTJ和1個MOSFET(即1T1M)結(jié)構(gòu)構(gòu)成MRAM基本的存儲單元,眾多存儲單元又組成存儲陣列,一般的MRAM電路除存儲陣列之外還有相應的外圍電路。如圖3所示,存儲器外圍電路主要包括靈敏放大器、譯碼電路、讀/寫控制電路等。與SRAM等存儲器類似,靈敏放大器主要用來對位線信號進行放大??梢姵舜鎯﹃嚵兄猓鈬娐肪刹捎门c傳統(tǒng)工藝兼容的CMOS電路進行設(shè)計制造。
圖3 典型存儲單元結(jié)構(gòu)示意圖Fig.3 Schematic diagram of MRAM memory cell
選取MR0A08BCYS35型MRAM作為試驗樣品,其存儲容量為128 kByte×8 bit,功能如圖4所示。該存儲器工作電壓3.0~3.6 V,數(shù)據(jù)寬度32 bit,快速讀寫周期35 ns,并且與傳統(tǒng)SRAM時序兼容,無須重新設(shè)計控制器。
試驗樣品共2只,編號分別為16#、17#,試驗前先進行開帽處理,露出內(nèi)部芯片。該樣品為單片MRAM,開帽處理后可以直接進行重離子輻照試驗。其試驗結(jié)果可作為疊層封裝MRAM的參考依據(jù),即以基片抗輻射能力評估疊層封裝MRAM器件的抗輻射能力;但考慮到空間單個粒子入射可能穿透多層芯片,會導致多位翻轉(zhuǎn)等錯誤,因此疊層封裝MRAM的抗單粒子能力評估需單獨進行,本文僅論及單層封裝的MRAM器件。
圖4 MR0A08BCYS35型MRAM存儲器功能結(jié)構(gòu)框圖Fig.4 Schematic diagram of MRAM memory MR0A08BCYS35
根據(jù)存儲器的讀寫時序訪問特性,利用FPGA和S689-T處理器芯片進行控制。通過FPGA適當調(diào)整S698-T芯片的外部I/O總線時序,實現(xiàn)存儲器讀寫時序的精確操作。如圖5所示,F(xiàn)PGA自定義一個可以掛載MRAM存儲器的總線接口ABUS,該接口為通用接口,也可以掛載其他類型存儲器,接口信號如表1所示。通過線性地址對存儲器進行訪問,完成讀寫功能并統(tǒng)計單粒子翻轉(zhuǎn)數(shù)、定位單粒子效應發(fā)生位置。
圖5 MRAM單粒子檢測系統(tǒng)接口示意Fig.5 The external interfaces of MRAM SEE testing system
表1 ABUS接口信號說明Table 1 The portal signal of ABUS
控制FPGA內(nèi)部連接如圖6所示,S689-T處理器的I/O時序完全可滿足MRAM的接口要求,因此,在FPGA內(nèi)部只要簡單地把相應的控制線和數(shù)據(jù)線相連就可以了。另外需要設(shè)計一個片選寄存器,用來區(qū)分MRAM存儲器的16個片選。每個片選可以訪問的空間為128 MByte,片選寄存器的地址為(基址+0x0FFFFFFC),設(shè)在S698-T I/O總線的最高地址位。
圖6 控制FPGA內(nèi)部連接示意圖Fig.6 Internal interfaces for controlling FPGA
存儲器測試一般包含如下步驟:測試存儲器的數(shù)據(jù)線;測試存儲器的地址線;以棋盤格的方式填充存儲器的所有地址空間,并讀出一一驗證。存儲器的SEU測試包括靜態(tài)讀寫、靜態(tài)寫動態(tài)讀、動態(tài)讀寫3種方式,其中靜態(tài)讀寫是指測試之前將所有數(shù)據(jù)寫入存儲器,然后進行單粒子輻照,輻照至規(guī)定注量后一次讀取存儲器內(nèi)容,并判定和記錄發(fā)生的翻轉(zhuǎn)等錯誤數(shù);靜態(tài)寫動態(tài)讀是指測試之前寫入測試數(shù)據(jù),然后進行單粒子輻照,輻照過程中按照一定頻率不停地讀取存儲器內(nèi)數(shù)據(jù),同時判定和累計記錄翻轉(zhuǎn)等錯誤數(shù);動態(tài)讀寫是指在單粒子輻照過程中,按照一定的頻率進行循環(huán)的“寫入—讀出”操作,并在每一循環(huán)周期內(nèi)判定和累計記錄翻轉(zhuǎn)等錯誤數(shù)。
MRAM是非易失存儲器,若連續(xù)2次讀取在同一位置均發(fā)生翻轉(zhuǎn),無法區(qū)分是外圍電路翻轉(zhuǎn)還是存儲單元被單粒子連續(xù)打翻2次,因此SEU測試采用動態(tài)讀寫模式,而且每次寫入后進行多次讀取,直到連續(xù)2次讀取均發(fā)現(xiàn)翻轉(zhuǎn)再進行下一次寫入。每一個步驟都要打印測試結(jié)果,通過RS232接口輸出給上位機顯示。具體來講就是首先寫入數(shù)據(jù),然后在離子束輻照過程中連續(xù)讀。
第1步是數(shù)據(jù)線的測試,逐位檢測數(shù)據(jù)線的每一個位。以8位的數(shù)據(jù)線為例,從0地址開始,連續(xù)向存儲器開始的8個單元依次寫入1,2,4,8,···,27,再從0單元依次讀取其中的值;如果讀出的值與寫入的值不符,則相應的數(shù)據(jù)線連接不正常,需要打印出出錯的位置,以便檢修。
第2步是地址線的測試,逐位測試每一根地址線。以27根地址線為例,連續(xù)向地址單元1,2,4,8,···,2n-1分別寫入固定值1,2,3,···,n,其中n取值范圍為1~27,再逐個讀出各地址單元的值,檢查其是否與寫入的值一致,如果不符則打印出出錯的地址線位置。
只有上述2步測試正常通過以后,方可進入第3步的測試。
第3步是連續(xù)向地址單元0,1,2,3,···,n依次寫入0x55,0xAA,其中n是整個空間的最后一個地址單元,再依次讀出所有的地址單元值,一一進行比較,如果全部正確則第3步測試通過。如果中途有翻轉(zhuǎn),則記錄下翻轉(zhuǎn)位的位置,再重新依次讀出所有的地址單元值,一一進行比較,若之前的翻轉(zhuǎn)恢復則記錄1次瞬態(tài)翻轉(zhuǎn),第3步測試通過;若之前的翻轉(zhuǎn)依然發(fā)生,則記錄1次SEU,并重新寫回原來的棋盤格數(shù)據(jù),最終統(tǒng)計并打印出測試結(jié)果(翻轉(zhuǎn)次數(shù)和翻轉(zhuǎn)位置)。第3步的測試一直反復循環(huán)。
利用中國原子能科學研究院HI-13串列靜電加速器上的F、Cl、Ge離子對MR0A08BCYS35型MRAM存儲器進行單粒子輻照試驗,離子種類、LET值、射程等參數(shù)見表2所示。選取16#、17#共2只樣品進行單粒子翻轉(zhuǎn)和單粒子鎖定效應試驗。
表2 試驗用的重離子及其特性Table 2 The heavy ion of SEE test
2.3.1 單粒子翻轉(zhuǎn)試驗
對被測器件進行單粒子翻轉(zhuǎn)測試時,電源電壓(VDD)為3 V。測試系統(tǒng)向被測器件提供運行程序,使其處在工作狀態(tài),同時還能監(jiān)測被測器件對單粒子翻轉(zhuǎn)的敏感性。器件的單粒子翻轉(zhuǎn)檢測通過實時監(jiān)測芯片輸出與預設(shè)標準數(shù)據(jù)比對的方式進行。輸入對應的配置激勵,器件接收外部串行數(shù)據(jù)并將其分配到后端4路驅(qū)動器,產(chǎn)生相應的并行控制信號;器件回收并行控制信號并將其轉(zhuǎn)換為串行信號后轉(zhuǎn)發(fā),然后實時采集芯片輸出數(shù)據(jù)與預設(shè)的標準數(shù)據(jù)進行比對:一致即認為工作正常,沒有發(fā)生單粒子翻轉(zhuǎn);反之則認為發(fā)生了單粒子翻轉(zhuǎn),記錄單粒子翻轉(zhuǎn)數(shù)并通過串口發(fā)回上位機。單粒子翻轉(zhuǎn)計數(shù)達到100次,或累積注量達到1×107cm2(以先到者為準),則停止輻照。
MR0A08BCYS35型MRAM的單粒子翻轉(zhuǎn)包括2種,其中一種是瞬態(tài)翻轉(zhuǎn),即第1次讀取發(fā)現(xiàn)SEU錯誤,第2次再讀取不發(fā)生錯誤;另一種是連續(xù)2次讀取均發(fā)生SEU錯誤。瞬態(tài)翻轉(zhuǎn)是由于單粒子瞬態(tài)(SET)導致邏輯電路產(chǎn)生的瞬態(tài)錯誤,不會傳輸?shù)酱鎯?jié)點對存儲狀態(tài)產(chǎn)生影響??紤]到在軌單粒子入射的概率遠低于地面模擬試驗時的,通過刷新等操作可以避免該類錯誤,不會影響MRAM器件在軌的應用,因此瞬態(tài)錯誤在此處不再分析討論,僅作為參考數(shù)據(jù)在表3中給出。
表3 MR0A08BCYS35型MRAM單粒子效應試驗結(jié)果Table 3 SEE result of MRAM MR0A08BCYS35
本研究試驗數(shù)據(jù)中的SEU數(shù)統(tǒng)計的是由測試系統(tǒng)連續(xù)2次讀取均發(fā)生翻轉(zhuǎn)的錯誤。由于試驗所用的單粒子翻轉(zhuǎn)測試模式是通過實時監(jiān)測芯片輸出與預設(shè)標準數(shù)據(jù)比對的方式進行,所以這種翻轉(zhuǎn)錯誤可能是存儲位錯誤,也可能是由于地面加速器離子輻射密度高,而讀取頻率低于離子2次入射的時間差,在2次讀取之間讀寫電路再次被單粒子打翻,從而導致的讀寫電路的連續(xù)錯誤。通過對MRAM存儲單元結(jié)構(gòu)的分析可知,數(shù)據(jù)寫入之后,其數(shù)值取決于MTJ的磁阻狀態(tài),單粒子入射產(chǎn)生瞬態(tài)電流不會影響MTJ的磁阻狀態(tài),因此,MRAM的存儲單元不會發(fā)生單粒子翻轉(zhuǎn)。但是,MRAM器件外圍讀寫電路采用CMOS工藝制造,進行串行讀寫的時候,外圍讀寫電路在重離子輻照下可能產(chǎn)生單粒子翻轉(zhuǎn),因此,本研究試驗中統(tǒng)計的SEU數(shù)(即表3中的SEU數(shù))應該是外圍電路的單粒子翻轉(zhuǎn)數(shù)。
2.3.2 單粒子鎖定試驗
對被測器件進行單粒子鎖定測試時,一般選取器件的最高工作電壓。該被測器件的最高電源電壓為3.6 V。對器件進行功能測試,實時監(jiān)測電源電流并保存記錄。器件的工作電流突然大于設(shè)定值(如正常工作電流的1.5倍)且器件功能異常時,認為器件發(fā)生單粒子鎖定;若電流增大但器件功能未發(fā)生異常,則需要手動刷新直到電流恢復正常。器件發(fā)生單粒子鎖定時,要求系統(tǒng)能夠遠程切斷器件供電電源。
MR0A08BCYS35型MRAM的單粒子效應試驗在常溫大氣環(huán)境下進行,試驗過程中實時監(jiān)測器件單粒子翻轉(zhuǎn)和工作電流,試驗結(jié)果參見表3。
試驗發(fā)現(xiàn),在LET值為4.2 MeV·cm2/mg的F離子輻照下,MRAM器件未發(fā)生單粒子翻轉(zhuǎn);在LET值為13.1 MeV·cm2/mg的Cl離子輻照下,MRAM器件均有單粒子翻轉(zhuǎn)現(xiàn)象發(fā)生;在LET值為37.3 MeV·cm2/mg的Ge離子輻照下,MRAM器件均未發(fā)生單粒子鎖定現(xiàn)象。MRAM存儲單元采用NMOS管與MTJ集成工藝,物理上不存在PNPN寄生結(jié)構(gòu),不會產(chǎn)生單粒子鎖定效應[6-7];但外圍讀寫電路依然采用CMOS工藝制造,存在發(fā)生單粒子鎖定的風險,因此需在設(shè)計上進行加固[8]。根據(jù)試驗結(jié)果,在LET值為37.3 MeV·cm2/mg的Ge離子輻照下,MRAM器件未發(fā)生單粒子鎖定現(xiàn)象,可見其單粒子鎖定閾值大于37 MeV·cm2/mg,而其發(fā)生單粒子翻轉(zhuǎn)的LET閾值大于4.2 MeV·cm2/mg。
由表3,在Ge離子(LET=37.3 MeV·cm2/mg)的輻照下,SEU數(shù)一共是1 768,翻轉(zhuǎn)截面為1.51×10-4cm2/器件;在Cl離子(LET=13.1 MeV·cm2/mg)的輻照下,SEU數(shù)為32,翻轉(zhuǎn)截面為1.60×10-6cm2/器件;在F離子(LET=4.2 MeV·cm2/mg)的輻照下,SEU數(shù)為0。可見當入射重離子LET從37.3 MeV·cm2/mg下降至13.1 MeV·cm2/mg的過程中,SEU數(shù)迅速減少2個數(shù)量級;而當重離子LET下降至4.2 MeV·cm2/mg時,不再發(fā)生單粒子翻轉(zhuǎn)。因此,可以認為MR0A08BCYS35型MRAM的單粒子翻轉(zhuǎn)的LET閾值大于4.2 MeV·cm2/mg;而從翻轉(zhuǎn)截面迅速減小的趨勢可以判定,在LET從13.1 MeV·cm2/mg增大到37.3 MeV·cm2/mg的過程中必然存在“拐點”,也即SEU數(shù)的增長從“上升”趨勢轉(zhuǎn)為“平緩”趨勢,因此可以認為LET=37.3 MeV·cm2/mg之后,MRAM的翻轉(zhuǎn)截面9.38×10-8cm2/器件即可認為是其單粒子翻轉(zhuǎn)飽和截面。
利用中國航天宇航元器件工程中心具有自主知識產(chǎn)權(quán)的單粒子翻轉(zhuǎn)在軌預計軟件Fore CAST計算MR0A08BCYS35型MRAM的單粒子在軌翻轉(zhuǎn)率。器件的單粒子翻轉(zhuǎn)閾值取4.2 MeV·cm2/mg,飽和截面取9.38×10-8cm2/器件,選用GEO,Adams 90%最壞情況,3 mm等效Al屏蔽模型,計算獲取該MRAM的在軌翻轉(zhuǎn)率為6.0×10-4次/(器件·天),也即4.57年翻轉(zhuǎn)1次。這里需要注意的是,該翻轉(zhuǎn)率忽略了SET的影響,在高頻應用的時候,應謹慎考慮SET在存儲節(jié)點間傳輸造成的影響。
存儲器作為存儲程序代碼和數(shù)據(jù)的主要器件,在航天器中有著廣泛應用。不同類型存儲器在軌使用過程中的注意事項也不完全相同,例如,SRAM型存儲器需要注意信號完整性問題,以免由于輸入信號抖動觸發(fā)內(nèi)部電路動作,造成誤讀寫操作;FLASH器件需注意器件擦寫的時間離散性問題等。MRAM器件作為宇航應用時,除了正常的電性能與參數(shù)指標需要關(guān)注外,更應該注意其單粒子翻轉(zhuǎn)效應,并針對存儲區(qū)和外圍電路的不同類型的翻轉(zhuǎn)設(shè)計不同的加固方式,例如,針對MRAM存儲器單粒子翻轉(zhuǎn)閾值較高,可通過多次讀出來判斷是否有單粒子翻轉(zhuǎn)錯誤,也可以通過EDAC(錯誤監(jiān)測與糾正)對于單粒子翻轉(zhuǎn)造成的誤碼進行檢錯和糾錯,從而達到器件在軌可靠使用的目的。
通過對MR0A08BCYS35型MRAM進行重離子單粒子效應試驗,獲取了器件在Ge、Cl、F等離子輻照下的試驗數(shù)據(jù),分析了MRAM的抗單粒子輻射能力。存儲單元部分MTJ具有天然的抗輻射特性,但是MRAM中CMOS外圍電路易受輻射效應影響。因此MRAM與SRAM等存儲器不同,由于主要是外圍電路易受影響,其抗單粒子能力無法通過EDAC等方法進行加固,但存儲單元不會受單粒子輻射影響,完全可以通過定時刷新等軟件加固方法進行加固,進而在節(jié)省硬件開銷的情況下實現(xiàn)抗單粒子加固。此外,也可以針對外圍CMOS電路的特殊性,進行設(shè)計加固,從而達到整體提升MRAM抗單粒子輻射能力的目的。