趙智杰，高 博，劉擁軍

(信息工程大學(xué) 信息系統(tǒng)工程學(xué)院，河南 鄭州 450000)

軟件無線電是指在一個通用的硬件平臺上，通過重構(gòu)軟件來實現(xiàn)通信功能切換的無線電系統(tǒng)。軟件無線電硬件平臺的特點是通用化、標(biāo)準(zhǔn)化、模塊化，以及對信號波形的廣泛適應(yīng)性[1-2]。隨著軟件無線電平臺所處理信號的帶寬的提高，F(xiàn)PGA、DSP等專用處理器不可避免的被納入到軟件無線電平臺中。為降低FPGA波形組件和具體硬件平臺的耦合度，借鑒軟件通信體系架構(gòu)(Software Communication Architecture，SCA)中的MHAL(Modem Hardware Abstraction Layer)規(guī)范和CP289(Change Proposal 289)中容器的思想，在FPGA中設(shè)計標(biāo)準(zhǔn)的組件運行環(huán)境[3-4]。通過運行環(huán)境為上層波形軟件提供標(biāo)準(zhǔn)接口，提高了FPGA波形組件的可移植、可重用和可互操作性[5]。但是環(huán)境中的驅(qū)動封裝和協(xié)議解析功能都是通過FPGA內(nèi)部邏輯資源實現(xiàn)的，導(dǎo)致FPGA中可編程邏輯資源的布局布線過于復(fù)雜，使得 FPGA時序容易出現(xiàn)亞穩(wěn)態(tài)。該問題在一定程度上限制了FPGA波形組件所處理信號的帶寬，同時也影響了整個系統(tǒng)的穩(wěn)定性。

本文結(jié)合當(dāng)前處理器的發(fā)展設(shè)計了一種基于ZYNQ處理器的組件化開發(fā)環(huán)境。環(huán)境的驅(qū)動封裝模塊和協(xié)議解析模塊由ZYNQ的PS(Processing System)端實現(xiàn)。利用PS端的協(xié)同處理設(shè)計FPGA波形組件運行環(huán)境，可以提高系統(tǒng)靈活性和穩(wěn)定性并實現(xiàn)FPGA波形組件的可移植與可重用。

1 ZYNQ組件化開發(fā)環(huán)境的設(shè)計

實現(xiàn)波形組件移植的關(guān)鍵在于抽象和分離，通過標(biāo)準(zhǔn)化波形組件與底層環(huán)境的通信接口，可以實現(xiàn)底層硬件的抽象。通過標(biāo)準(zhǔn)化平臺間通信協(xié)議，可以實現(xiàn)波形組件和系統(tǒng)的分離。為了實現(xiàn)上述目標(biāo)，SCA2.2.2規(guī)范中提出了硬件抽象層(Modem Hardware Abstraction Layer，MHAL)概念。MHAL為異構(gòu)平臺中不同處理器提供了互聯(lián)互通的方式。隨后CP289中提出了容器的概念，同時為了給波形組件提供標(biāo)準(zhǔn)的接口引入了OCP(Open Core Protocol)協(xié)議。容器和OCP接口實現(xiàn)了波形組件和底層硬件環(huán)境的分離。

圖1 組件運行環(huán)境

本文借鑒SCA中容器設(shè)計思想和MHAL規(guī)范，設(shè)計了一個基于ZYNQ的組件化開發(fā)環(huán)境。如圖1所示，整個組件化開發(fā)環(huán)境由數(shù)據(jù)傳輸層、硬件抽象層以及應(yīng)用層3部分組成[6-11]。數(shù)據(jù)傳輸層負(fù)責(zé)FPGA內(nèi)部波形組件與外界的數(shù)據(jù)交互；硬件抽象層通過解析處理器間的通信協(xié)議為上層波形組件提供標(biāo)準(zhǔn)的信號接口；應(yīng)用層負(fù)責(zé)承載特定的波形應(yīng)用。

1.1 數(shù)據(jù)傳輸層

數(shù)據(jù)傳輸層由IO驅(qū)動、數(shù)據(jù)解析與封裝和數(shù)據(jù)發(fā)送仲裁3個功能模塊組成[12-13]，數(shù)據(jù)傳輸層內(nèi)部結(jié)構(gòu)如圖2所示。

圖2 數(shù)據(jù)傳輸層

波形組件接收數(shù)據(jù)時，IO驅(qū)動將數(shù)據(jù)寫入到數(shù)據(jù)解析模塊。數(shù)據(jù)解析模塊會判斷數(shù)據(jù)報文中處理器的地址，如果正確，則數(shù)據(jù)進(jìn)入硬件抽象層作進(jìn)一步處理，同時將源處理器地址保存在數(shù)據(jù)封裝模塊中，作為發(fā)送數(shù)據(jù)的目的處理器地址；如果不正確，則不接收當(dāng)前的數(shù)據(jù)報文。

波形組件發(fā)送數(shù)據(jù)時，首先發(fā)送傳輸請求信號到仲裁模塊。仲裁模塊根據(jù)組件優(yōu)先級和數(shù)據(jù)的緊急程度有序的輸出數(shù)據(jù)。通過數(shù)據(jù)傳輸層實現(xiàn)了FPGA內(nèi)部波形組件和FPGA外界的通信。

1.2 硬件抽象層

硬件抽象層作為FPGA波形組件和數(shù)據(jù)傳輸層的中間模塊，解析處理器間傳輸協(xié)議，同時也為波形組件提供標(biāo)準(zhǔn)的應(yīng)用接口。如圖1所示，硬件抽象層由幀解析、硬件抽象層控制以及連接器3個模塊組成[14]。

硬件抽象層接收到數(shù)據(jù)幀時，幀解析模塊會判斷是參數(shù)配置幀還是通信數(shù)據(jù)。若是通信數(shù)據(jù)，則通過接收連接器發(fā)送到FPGA波形組件的接收端口；若是參數(shù)配置幀，則通過硬件抽象層控制模塊完成相關(guān)模塊的參數(shù)配置，如連接器的邏輯地址的設(shè)置。硬件抽象層傳輸波形組件數(shù)據(jù)時，考慮到不同波形組件的優(yōu)先級不同，采用了請求應(yīng)答的方式進(jìn)行數(shù)據(jù)傳輸。

硬件抽象層通過連接器模塊為上層波形組件提供標(biāo)準(zhǔn)應(yīng)用接口，實現(xiàn)組件運行環(huán)境的底層抽象。通過設(shè)計標(biāo)準(zhǔn)的數(shù)據(jù)傳輸協(xié)議，平臺中不同處理器上的波形組件實現(xiàn)了互連互通。

1.2.1 數(shù)據(jù)傳輸協(xié)議

參考SCA中的MHAL規(guī)范，針對ATCA異構(gòu)信號處理平臺的特點，設(shè)計了如圖3所示的硬件抽象層消息格式，實現(xiàn)了不同處理器中波形組件的通信。Destination LD表示目的組件端口的邏輯地址，Source LD表示源組件端口的邏輯地址，通過配置組件端口的邏輯地址可以實現(xiàn)波形組件的任意互連；Type表示所接收消息的類型，通過Type字段可以判斷當(dāng)前幀是控制消息還是通信數(shù)據(jù)；Payload字段的內(nèi)容為通信數(shù)據(jù)或者是控制消息；Length表示當(dāng)前消息的長度。

圖3 硬件抽象層間消息格式

1.2.2 連接器模塊的設(shè)計

連接器模塊由接收連接器和發(fā)送連接器兩部分組成，并且收發(fā)連接器和波形組件的收發(fā)數(shù)據(jù)端口一一對應(yīng)。連接器模塊為波形組件提供標(biāo)準(zhǔn)接口，使波形組件從底層硬件抽象出來?？紤]到不同波形組件的處理數(shù)據(jù)位寬和工作時鐘的不同，本文采用異步FIFO設(shè)計收發(fā)連接器，解決了不同波形組件之間數(shù)據(jù)位寬和工作時鐘不同的問題。

如圖4所示，波形組件和底層的通信由連接器實現(xiàn)。波形組件接收數(shù)據(jù)時，數(shù)據(jù)首先被寫入接收連接器FIFO里面，當(dāng)接收完一包數(shù)據(jù)之后，接收連接器的數(shù)據(jù)傳輸請求信號WDI_Rec_Req有效。波形組件根據(jù)實際的情況確定是否反饋應(yīng)答信號WDI_Rec_Ack。收到應(yīng)答信號后，波形組件以時鐘信號WDI_Rec_Clk將數(shù)據(jù)WDI_Rec_Data寫入到波形組件內(nèi)部，作進(jìn)一步的處理。波形組件發(fā)送數(shù)據(jù)流程和接收數(shù)據(jù)一樣，采用請求應(yīng)答的方式。

圖4 組件與連接器互連圖

1.3 應(yīng)用層

應(yīng)用層由一個或者多個波形組件構(gòu)成，波形組件是一個功能獨立且與平臺底層硬件環(huán)境無關(guān)的單元模塊，用戶將不同功能的波形組件進(jìn)行有目的的組合，即可實現(xiàn)特定的應(yīng)用。為了提高FPGA波形組件的靈活性、通用性和可移植性，本文借鑒了CP289中OCP接口設(shè)計方法，結(jié)合當(dāng)前ATCA信號處理平臺的實際需求，為FPGA波形組件設(shè)計了3種類型的標(biāo)準(zhǔn)接口，如圖5所示，分別是本地服務(wù)接口、參數(shù)配置接口以及通信接口[15]。

圖5 FPGA波形組件結(jié)構(gòu)圖

1.3.1 本地服務(wù)接口

本地服務(wù)接口主要給FPGA波形組件提供時鐘以及復(fù)位等控制信號。為了實現(xiàn)波形組件與系統(tǒng)結(jié)構(gòu)相分離，波形組件本地接口信號必須由組件運行環(huán)境來提供?？紤]到FPGA波形應(yīng)用的可靠性，運行環(huán)境可以根據(jù)情況需求，對構(gòu)成應(yīng)用的波形組件進(jìn)行復(fù)位控制。

1.3.2 參數(shù)配置接口

根據(jù)應(yīng)用中不同的需求，系統(tǒng)可以通過波形組件的參數(shù)配置端口實現(xiàn)波形組件參數(shù)的動態(tài)配置。波形組件參數(shù)的動態(tài)配置提高了FPGA波形組件的靈活性。

圖6 參數(shù)配置接口

由于參數(shù)配置消息的長度較短，為提高系統(tǒng)效率，參數(shù)配置消息的傳輸沒有采用請求應(yīng)答的方式。組件運行環(huán)境接收到參數(shù)配置消息會直接進(jìn)行相關(guān)參數(shù)的配置。如圖6所示，參數(shù)配置接口由多根信號線組成。WCI_MClk是參數(shù)配置接口的時鐘信號，波形組件通過WCI_MClk時鐘信號處理用于配置組件的消息WCI_MData。WCI_MCMd表示控制波形組件的命令類型，通過和線程信號WCI_MThreadID組合可以實現(xiàn)波形組件的控制和配置操作，如控制組件打開或者寫組件的寄存器等。WCI_MAddr為波形組件內(nèi)部寄存器的地址；WCI_MByteEn為字節(jié)使能信號，通過WCI_MByteEn信號可以確定WCI_Mdata的有效數(shù)據(jù)位寬。

1.3.3 通信接口

波形組件的通信接口由數(shù)據(jù)接收端口和數(shù)據(jù)發(fā)送端口兩部分組成。對于不同波形組件而言，其通信端口的數(shù)量也會不一樣。圖7給出了波形組件接收數(shù)據(jù)端口及其相關(guān)信號的定義。波形組件的通信接口主要實現(xiàn)與外界的通信數(shù)據(jù)的交互。

圖7 波形組件接收數(shù)據(jù)端口

接收連接器發(fā)送數(shù)據(jù)給波形組件時，首先會使能數(shù)據(jù)發(fā)送請求信號WDI_Rec_Req并等待波形組件的應(yīng)答。當(dāng)接收連接器收到應(yīng)答信號WDI_Rec_Ack后，波形組件會以時鐘信號WDI_Mclk讀取接收連接器中的數(shù)據(jù)WDI_MData。為滿足不同波形應(yīng)用的需求，用戶可以通過字節(jié)使能信號WDI_MByteEn改變波形組件數(shù)據(jù)WDI_MData的有效位寬。利用WDI_Mcmd與WDI_MAddr信號可以改變波形組件存儲數(shù)據(jù)的位置等信息。數(shù)據(jù)發(fā)送端口的信號定義和功能與數(shù)據(jù)接收端口是相同的。

2 實現(xiàn)與應(yīng)用

本文采用模塊化設(shè)計思想，在ZYNQ處理器中實現(xiàn)了FPGA波形組件的標(biāo)準(zhǔn)運行環(huán)境。承載了標(biāo)準(zhǔn)運行環(huán)境的ZYNQ處理器通過標(biāo)準(zhǔn)的AMC板卡接入到ATCA平臺中的承載板上面，通過ATCA平臺中的背板實現(xiàn)了不同板卡上的不同處理器的連接。

圖8 應(yīng)用裝配視圖

ATCA異構(gòu)信號處理平臺實現(xiàn)應(yīng)用的流程如下：首先用戶根據(jù)自己的需求在平臺中的可視化界面上進(jìn)行應(yīng)用的裝配；完成應(yīng)用的裝配之后，通過加載運行，系統(tǒng)會根據(jù)內(nèi)部的資源情況以及不同處理器的性能特點將組件部署到不同的處理器上；組件部署結(jié)束之后，系統(tǒng)根據(jù)用戶的要求，發(fā)送配置消息給相關(guān)處理器進(jìn)行參數(shù)初始化，隨后即可在信號處理平臺中完成用戶裝配的應(yīng)用。

為了測試所設(shè)計的組件化開發(fā)環(huán)境的可行性與合理性，按照文中提出的標(biāo)準(zhǔn)波形組件接口設(shè)計了FFT波形組件，并在基于ATCA的異構(gòu)信號處理平臺進(jìn)行了測試驗證。如圖8所示，F(xiàn)FT波形組件接收ATCA中CPU中的數(shù)據(jù)，并將處理后的結(jié)果通過CPU端的監(jiān)視組件顯示。圖9為CPU中的監(jiān)視組件顯示的結(jié)果。

圖9 FFT波形組件測試圖

測試結(jié)果表明，按照文中所給的標(biāo)準(zhǔn)接口設(shè)計的波形組件，能夠?qū)崿F(xiàn)與ATCA平臺中其他處理器中的組件互連，同時也實現(xiàn)了波形組件的設(shè)計與底層硬件環(huán)境的分離。

3 結(jié)束語

本文利用軟硬件協(xié)同設(shè)計的方法，在ZYNQ處理器中設(shè)計了組件化開發(fā)環(huán)境。在ATCA異構(gòu)信號處理平臺中測試結(jié)果表明，F(xiàn)PGA波形組件的設(shè)計不需要關(guān)注底層的硬件環(huán)境。通過將波形組件與底層硬件環(huán)境的分離，實現(xiàn)了FPGA波形組件的可移植和可重用。對于系統(tǒng)開發(fā)而言，該方案縮短了開發(fā)周期，提高了開發(fā)效率。