程 鑫 ，梁 典，湯升慶，張 林，盧美千

（1.武漢理工大學(xué) 機(jī)電工程學(xué)院，武漢 430070；2.湖北省磁懸浮工程技術(shù)研究中心，武漢 430070；3.湖北工程學(xué)院新技術(shù)學(xué)院，孝感 432100）

0 引言

磁懸浮執(zhí)行器利用電磁力支承轉(zhuǎn)子，具備無機(jī)械摩擦、無需潤(rùn)滑、支承特性可控、精度高等特出優(yōu)點(diǎn)[1,2]，存在平面運(yùn)動(dòng)和旋轉(zhuǎn)運(yùn)動(dòng)兩種形式。前者的主要形式是磁懸浮平面執(zhí)行器[1,3～6]，主要應(yīng)用于多自由度超精密工作臺(tái)[7～9]；另一類更為廣泛的應(yīng)用是針對(duì)旋轉(zhuǎn)支承的磁懸浮軸承，在航空發(fā)動(dòng)機(jī)、核能渦輪發(fā)電設(shè)備、儲(chǔ)能飛輪[10]等上作為關(guān)鍵裝備。

針對(duì)典型的5自由度磁懸浮軸承系統(tǒng)，其多個(gè)自由度的支承力可按照需求在特定范圍內(nèi)調(diào)節(jié)，轉(zhuǎn)子位置也可隨力變化在設(shè)定范圍內(nèi)變動(dòng)[11]，存在多達(dá)10個(gè)電流閉環(huán)與5個(gè)位置閉環(huán)。一方面，磁懸浮的支承特性受到其支承機(jī)械結(jié)構(gòu)與控制參數(shù)的共同影響，存在強(qiáng)烈的機(jī)電耦合動(dòng)力學(xué)問題；另一方面，各個(gè)自由度之間控制本身也具備強(qiáng)烈耦合；但高速轉(zhuǎn)子的響應(yīng)特性要求控制系統(tǒng)具備較強(qiáng)的實(shí)時(shí)性。綜上，磁懸浮支承控制是一個(gè)數(shù)學(xué)模型復(fù)雜的具有強(qiáng)烈機(jī)電耦合的系統(tǒng)，同時(shí)，其高速、高精度的運(yùn)動(dòng)特性對(duì)控制系統(tǒng)性能提出了較高要求。

多自由度的控制系統(tǒng)則需要多個(gè)執(zhí)行器，從而帶來多通道的設(shè)計(jì)要求，嵌入式DSP是一種有效的系統(tǒng)架構(gòu)構(gòu)成[12]。在磁懸浮軸承系統(tǒng)中，雖然各個(gè)自由度之間存在機(jī)械耦合，但采用五自由度分散控制在某些特定應(yīng)用中也被證明有效。2005年，武漢理工大學(xué)基于TMS320F2407系列DSP研制了磁力軸承用數(shù)字控制系統(tǒng)，實(shí)現(xiàn)對(duì)磁軸承轉(zhuǎn)子的五自由度位置控制[13]；2006年，劉曉軍，劉小英等采用TMS320VC33芯片，在闡述五自由度多輸入多輸出磁懸浮軸承控制系統(tǒng)中，提到了高速高精度A/D是合理采樣的保證[14]；同年，戴大海采用32位定點(diǎn)DSP-TMS320F2812，并通過CPLD邏輯控制實(shí)現(xiàn)5路D/A集中輸出或5路分散輸出[15]；西南交通大學(xué)的蔣啟龍則采用三DSP分別作為軸向控制器、徑向控制器以及數(shù)據(jù)采集控制器[16]；2008年，王珺采用TMS320C6713作為控制器，ADS7864芯片作為前端的模數(shù)轉(zhuǎn)換芯片，DAC7616作為控制器與功放連接的數(shù)模轉(zhuǎn)換芯片，實(shí)現(xiàn)了轉(zhuǎn)子懸浮[17]；2013年，張賡設(shè)計(jì)了一款基于DSP28335的數(shù)字功放，依然采用外擴(kuò)DAC芯片實(shí)現(xiàn)數(shù)據(jù)傳輸[18]。

綜上，現(xiàn)階段的常規(guī)磁懸浮軸承控制系統(tǒng)架構(gòu)，是基于控制器和功率驅(qū)動(dòng)器分別實(shí)現(xiàn)位置環(huán)和電流環(huán)控制；位置環(huán)的控制輸出經(jīng)過DA-AD方式進(jìn)行信息傳輸，其本質(zhì)是一種模擬量的信號(hào)傳輸方式，極易受到干擾，且數(shù)字-模擬-數(shù)字的轉(zhuǎn)換器件增加了控制系統(tǒng)的成本。本文提出了一種基于多處理器的磁懸浮軸承控驅(qū)一體系統(tǒng)架構(gòu)，通過設(shè)計(jì)一種集成多個(gè)嵌入式處理器的控制系統(tǒng)硬件，采用雙端口SRAM替換DA-AD的方案用于位置環(huán)和電流環(huán)之間的通訊，使得電流環(huán)和位置環(huán)的控制在同一個(gè)控制系統(tǒng)中實(shí)現(xiàn)，提高系統(tǒng)的效率和實(shí)時(shí)性，實(shí)驗(yàn)證明了本文所討論系統(tǒng)的有效性。

1 硬件架構(gòu)設(shè)計(jì)

1.1 多處理器的控驅(qū)一體架構(gòu)

磁懸浮軸承系統(tǒng)是由位置環(huán)和電流環(huán)組成的一個(gè)雙閉環(huán)控制系統(tǒng)，位置環(huán)控制的主要功能是采用控制算法實(shí)現(xiàn)轉(zhuǎn)子于給定位置的穩(wěn)定懸浮，而電流環(huán)控制的主要功能是以位置環(huán)控制器計(jì)算得出的控制量為給定量進(jìn)行電流跟蹤；而控驅(qū)一體的思路實(shí)現(xiàn)是兩個(gè)閉環(huán)控制在同一個(gè)控制器系統(tǒng)中實(shí)現(xiàn)。考慮到5自由度轉(zhuǎn)子的位置控制需求以及10個(gè)驅(qū)動(dòng)器的電流環(huán)控制需求[19,20]，難以找到單一控制器滿足計(jì)算性能的要求，擬采用多處理器并行架構(gòu)。多處理器并行架構(gòu)的核心思路在于數(shù)據(jù)交互、計(jì)算任務(wù)的分配[7,8,21]。

圖1示意了多處理器的磁力軸承控制系統(tǒng)，包括位置控制器、DPRAM、電流環(huán)DSP、STM32、功率主電路、負(fù)載線圈、傳感器、轉(zhuǎn)子等部分，磁懸浮軸承功放是磁懸浮軸承的執(zhí)行單元，其本質(zhì)是一個(gè)閉環(huán)跟蹤系統(tǒng)。采用了雙端口SRAM替換DA-AD的方案用于位置環(huán)和電流環(huán)之間的通訊，本系統(tǒng)選用了專用雙端口RAM芯片IDT71V30。

圖1 多處理器的磁懸浮軸承控驅(qū)一體系統(tǒng)架構(gòu)

IDT71V30是一種高速1k×8bit雙端口靜態(tài)RAM，具有兩套完全獨(dú)立的控制、地址、I/O端口、BUSY和中斷標(biāo)志，允許雙CPU獨(dú)立、異步地對(duì)任一存儲(chǔ)單元進(jìn)行讀寫操作，工作電壓為3.3V。如圖2所示，DSP通過外部存儲(chǔ)器接口XINTF與雙口RAM進(jìn)行連接。

圖2 數(shù)據(jù)通訊接口電路示意圖

為了避免位置環(huán)DSP與電流環(huán)DSP對(duì)同一地址單元進(jìn)行訪問時(shí)由于地址數(shù)據(jù)爭(zhēng)用而造成的數(shù)據(jù)讀寫錯(cuò)誤，這里采用軟件標(biāo)志的方案解決通訊問題。位置環(huán)DSP對(duì)雙端口RAM進(jìn)行寫操作時(shí)，先讀DPRAM的第一個(gè)字節(jié)，如果數(shù)據(jù)為零，則認(rèn)為電流環(huán)DSP在進(jìn)行讀操作，進(jìn)行必要的延時(shí)直至DPRAM的第一個(gè)字節(jié)內(nèi)數(shù)據(jù)非零再對(duì)RAM進(jìn)行寫操作，寫完十個(gè)數(shù)據(jù)將DPRAM的第一個(gè)字節(jié)各位置零；電流環(huán)DSP進(jìn)行必要的延時(shí)之后等待DPRAM的第一個(gè)字節(jié)數(shù)據(jù)為零，成立之后對(duì)RAM進(jìn)行讀操作，讀完十組數(shù)據(jù)再將RAM的第一個(gè)字節(jié)各位置一。

1.2 多通道的數(shù)字功放

5自由度控制系統(tǒng)涉及10個(gè)電磁線圈，因此需要10個(gè)功率橋?yàn)楦麟姶啪€圈構(gòu)成獨(dú)立的功率回路，20路PWM驅(qū)動(dòng)信號(hào)，本設(shè)計(jì)采用RAM通訊，節(jié)省了10路A/D采集通道，只需要10路A/D采樣通道來采樣10個(gè)獨(dú)立功率回路的實(shí)際電流信號(hào)即可，同時(shí)采用CD74H365緩沖器擴(kuò)展PWM，因此可以省去FPGA的設(shè)計(jì)，減少了成本。如圖3為設(shè)計(jì)的多通道的數(shù)字功放。

圖3 多通道的數(shù)字功率放大器

1.3 交互功能

包括磁懸浮軸承起浮按鈕、dSPACE和位置環(huán)DSP切換按鈕、變頻旋鈕、繼電器控制母線電壓通斷等功能。磁懸浮軸承起浮按鈕以及dSPACE和位置環(huán)DSP切換按鈕在程序中通過控制使能ADC通道進(jìn)行控制；設(shè)計(jì)繼電器控制母線電壓輸入可以通過弱電去控制強(qiáng)電開關(guān)，起自動(dòng)調(diào)節(jié)、安全保護(hù)、轉(zhuǎn)換電路等作用。繼電器選用HFV7-P 012-HST，因STM32上電時(shí)I/O自動(dòng)置高，則通過三個(gè)三極管的開關(guān)特性設(shè)計(jì)了一個(gè)非門邏輯保護(hù)電路。

2 磁懸浮控制系統(tǒng)軟件部分設(shè)計(jì)

位置控制器可在DSP以及dSPACE實(shí)時(shí)操作系統(tǒng)中進(jìn)行選擇，主程序設(shè)計(jì)在定義系統(tǒng)變量和常量以及系統(tǒng)初始化之后，需要對(duì)RAM進(jìn)行清空并將其第一個(gè)字節(jié)各位置1，為位置控制器寫RAM做準(zhǔn)備，位置環(huán)程序還包括外設(shè)IO和AD初始化以及PID控制流程執(zhí)行等。位置環(huán)程序流程圖如圖4所示。

圖4 位置環(huán)程序流程圖

數(shù)字功放程序設(shè)計(jì)除了變量和函數(shù)的定義，系統(tǒng)初始化以及外設(shè)（包括IO、AD、PWM等）初始化等，還包括RAM的讀操作，PI計(jì)算并輸出指定占空比PWM，誤差校正，輸入輸出關(guān)系對(duì)應(yīng)以及過流、欠壓、過壓檢測(cè)等，其主程序流程圖如圖5所示。

3 磁懸浮控制系統(tǒng)調(diào)試與實(shí)驗(yàn)結(jié)果

本試驗(yàn)采用長(zhǎng)沙天瑞公司生產(chǎn)的電渦流式位移傳感器（型號(hào)：CWY-DO-810500-50-02-01-02）。其具體性能指標(biāo)有：其線性量程為1mm；輸出信號(hào)為0～5V；測(cè)量分辨率為0.5μ m；靈敏度為5V/mm。被控對(duì)象選擇機(jī)床主軸，磁極數(shù)為10極，偏執(zhí)電流為1.5A，其轉(zhuǎn)子與定子之間的氣隙為0.3mm，在傳感器的測(cè)量精度之內(nèi)。

圖5 功率放大器主程序流程圖

采用本磁懸浮軸承控驅(qū)一體系統(tǒng)架構(gòu)對(duì)磁懸浮主軸進(jìn)行靜態(tài)懸浮調(diào)試試驗(yàn)。位置環(huán)控制采取分段PID算法進(jìn)行精確地調(diào)節(jié)使主軸轉(zhuǎn)子能夠穩(wěn)定的懸浮在設(shè)定位置，并且在實(shí)施懸浮控制的時(shí)候轉(zhuǎn)子能夠?qū)崿F(xiàn)快速的懸浮。同時(shí)，通過上位機(jī)對(duì)5個(gè)自由度方向的懸浮前至穩(wěn)定懸浮后這段時(shí)間的位置信號(hào)進(jìn)行采集，并通過MATLAB軟件進(jìn)行繪圖，圖6為5自由度方向位置信號(hào)效果圖，XF、YF分別是轉(zhuǎn)子前徑向x和y方向距平衡位置的位移，XB、YB分別是轉(zhuǎn)子后徑向x和y方向距平衡位置的位移，Ax為軸向距平衡位置位移。從圖中可以看出，開始懸浮到穩(wěn)定懸浮只需要約0.25s。

圖6 五自由度方向位置信號(hào)效果圖

為進(jìn)一步驗(yàn)證控制穩(wěn)定懸浮后的懸浮效果，以前徑向?yàn)槔?，在穩(wěn)定懸浮狀態(tài)下給轉(zhuǎn)子的前徑向x方向加入瞬間脈沖干擾，此脈沖在程序里面添加，效果圖如圖7所示。

圖7 脈沖干擾位置信號(hào)效果圖

圖中可以看出前徑向x方向加入脈沖干擾后可以很快的回復(fù)懸浮，其他自由度方向基本不受影響。由此可以看出本文設(shè)計(jì)的基于多處理器的磁懸浮軸承控驅(qū)一體系統(tǒng)架構(gòu)具有優(yōu)良的性能并且具備理想的抗干擾能力。

4 結(jié)論

本文提出了一種基于多處理器的磁懸浮軸承控驅(qū)一體系統(tǒng)架構(gòu)設(shè)計(jì)，設(shè)計(jì)了一個(gè)集成了多處理器的控制器板實(shí)現(xiàn)位置環(huán)和電流環(huán)以及交互功能；采用數(shù)字信號(hào)的傳輸有效提高了系統(tǒng)的可靠性，即雙端口SRAM替換DA-AD的方案用于位置環(huán)和電流環(huán)之間的通訊，設(shè)計(jì)了雙DSP間的軟件控制流程。實(shí)驗(yàn)證明本文所討論方法的有效性，且開始懸浮到穩(wěn)定懸浮只需要約0.25s，并具備理想的抗干擾能力。