張秋艷，張 鵬

(中國電子信息產(chǎn)業(yè)集團有限公司第六研究所，北京 100083)

0 引言

隨著衛(wèi)星導航系統(tǒng)的發(fā)展和應用的普及，導航終端的使用規(guī)模不斷擴大，衛(wèi)星導航接收設(shè)備的測試驗證也越來越重要[1]。衛(wèi)星導航終端設(shè)備的測試需要多種頻率、多種調(diào)制方式及多種信號功率的衛(wèi)星導航信號?，F(xiàn)有的衛(wèi)星導航測試采用多臺信號源、單臺信號源功分或開發(fā)專用的信號模擬器實現(xiàn)[2]。采用多臺信號源進行導航接收設(shè)備的測試成本較高，操作復雜，容易誤操作；采用單臺信號源功分的方式具有較強的局限性，僅能進行相同信號頻率的測試驗證；根據(jù)導航終端設(shè)備進行的專用信號模擬器無法根據(jù)測試終端的數(shù)量及測試類型的更改而自定義模擬信號[3]。因此本文設(shè)計開發(fā)一種多通道非相干的矢量信號源，該信號源基于PXI總線架構(gòu)，可根據(jù)具體測試需求配備相應通道數(shù)的信號源模塊，可實現(xiàn)模擬及數(shù)字等多種調(diào)制方式，具有較強的通用性。

1 工作原理

設(shè)計研制的矢量信號源可產(chǎn)生從1.1 GHz到2.5 GHz 頻段的矢量信號。該矢量信號源設(shè)備由1臺PXI-e總線機箱、1塊PXI-e總線嵌入式系統(tǒng)控制器及4塊PXI總線信號源板卡組成。其中PXI-e總線機箱、PXI-e總線嵌入式系統(tǒng)控制器構(gòu)成PXI/PXI-e系統(tǒng)工作平臺，為功能模塊板卡提供電源和總線接口控制。4塊PXI總線信號源板卡實現(xiàn)具有調(diào)制功能的射頻信號輸出。

PXI總線信號源板卡的發(fā)生部分采用鎖相環(huán)(Phase-Locked Loop，PLL)、正交調(diào)制(Quadrature modulation，I/Q調(diào)制)及信號處理相結(jié)合的設(shè)計方式，即由鎖相環(huán)產(chǎn)生載波信號，利用后級調(diào)制單元對載波信號進行相應調(diào)制，最后輸出至功率控制單元，實現(xiàn)輸出信號功率范圍的調(diào)整。設(shè)計的重點是如何在有限的PXI單槽體積內(nèi)達到系統(tǒng)指標要求。

2 總體設(shè)計

PXI總線矢量信號源板卡主要由射頻單元、基帶單元和通信控制單元構(gòu)成，板卡具體硬件組成框圖如圖1所示。

圖1 PXI總線信號源板卡硬件組成框圖

射頻單元的主要功能為實現(xiàn)載波信號的頻率合成、調(diào)制功能及對射頻信號的功率控制；基帶單元為射頻單元提供基帶I、Q調(diào)制信號；控制單元為射頻信號源板卡提供控制信號及供電；通信單元通過PXI總線完成信號源板卡與上位機的通信。為達到板卡整體性能指標，關(guān)鍵是對射頻及基帶等各個單元電路的設(shè)計。

2.1 主要技術(shù)指標要求

(1)輸出頻率范圍：1.1 GHz～2.5 GHz；

(2)頻率步進：10 kHz；

(3)頻率準確度：±1 kHz；

(4)輸出功率范圍：-40 dBm～+20 dBm；

(5)功率步進：0.5 dB；

(6)功率準確度：±1 dB；

(7)諧波抑制：≥40 dBc(0 dBm輸出時)；

(8)雜散抑制：≥50 dBc(頻偏>10 kHz)；

(9)相位噪聲：-80 dBc/Hz@10 kHz(載波1.2 GHz)；

(10)AM模擬調(diào)制：

調(diào)制頻率范圍：100 Hz～10 kHz；

調(diào)幅深度:1%～90%；

調(diào)幅精度：<±(設(shè)定值的5%+0.5%)；

(11)FM模擬調(diào)制：

調(diào)制頻率范圍：1 kHz～100 kHz；

調(diào)制頻偏范圍：1 kHz～10 MHz；

頻率精度：<±(設(shè)定值的5%+500 Hz)；

(12)PM模擬調(diào)制：

脈沖周期：1 μs～10 s；

最小脈沖寬度：0.5 μs；

時間分辨率：0.1 μs；

占空比：0%～100%；

通斷比：>60 dB；

(13)數(shù)字調(diào)制：

BPSK/QPSK/OQPSK/16QAM/MSK/FSK(內(nèi)調(diào)制)；

符號速率：1 kHz～15 MHz；

PN碼：PN9、PN11、PN15、PN20、PN23；

EVM：<5%；

(14)鎖定掃頻：

頻點間隔：10 kHz～1 MHz；

掃頻寬度：10 kHz～20 MHz；

頻點切換時間：1 ms～1 s。

2.2 射頻單元電路設(shè)計

射頻單元電路完成高頻載波信號的產(chǎn)生和處理以及輸出功率控制。為實現(xiàn)1.2 GHz～2.5 GHz的頻率輸出，載波信號的產(chǎn)生采用鎖相環(huán)頻率合成方式。調(diào)制功能通過正交調(diào)制解調(diào)器來實現(xiàn)，可完成多種模擬與數(shù)字調(diào)制功能。后級的功率調(diào)整鏈路主要完成60 dB 的功率調(diào)節(jié)范圍和0.5 dB功率步進功能。詳細電路硬件組成框圖如圖2所示。

圖2 信號源板卡射頻單元電路硬件組成框圖

由圖2可知，射頻電路單元由PLL頻率合成單元、IQ調(diào)制單元和功率控制三個功能單元組成。下面就對每個單元的功能組成和實現(xiàn)方式進行介紹。

(1) PLL頻率合成單元

PLL頻率合成單元的功能是產(chǎn)生1.2 GHz～2.5 GHz的載波信號。鑒于體積限制，采用鑒相器與壓控振蕩器(VCO)集成在一起的芯片，以10 MHz恒溫晶振作為參考輸入，外接環(huán)路濾波器實現(xiàn)環(huán)路的鎖定設(shè)計。

設(shè)計選擇AD公司的集成鎖相環(huán)產(chǎn)品ADF4350，該芯片內(nèi)部集成的VCO輸出頻率范圍為2 200 MHz～4 400 MHz，輸出端可編程分頻器可實現(xiàn)2/4/8/16四種分頻模式的分頻輸出，最終輸出范圍可達137.5 MHz～4 400 MHz，滿足設(shè)計中頻率要求。同時ADF4350有整數(shù)分頻和小數(shù)分頻兩種工作模式，可滿足10 kHz步進要求。由芯片參數(shù)可知，其頻率步進、雜散、單邊帶相位噪聲等指標滿足總體指標的設(shè)計要求，諧波指標，特別是三次諧波較大。但考慮到后級IQ調(diào)制器會對載波信號進行限幅放大，也將產(chǎn)生諧波信號，因此諧波統(tǒng)一在IQ調(diào)制后濾除。頻率合成器輸出所設(shè)計的低通濾波器主要抑制三次諧波，避免因三次諧波太大影響IQ調(diào)制性能，故PLL單元整體諧波抑制滿足-20 dBc即可滿足后級要求。

圖4 功率控制單元硬件框圖

由于ADF4350芯片需要外接環(huán)路濾波器，而通常環(huán)路濾波器的設(shè)計和調(diào)試都是鎖相環(huán)設(shè)計的重點和難點。因此PLL單元的主要工作是通過對環(huán)路濾波器的設(shè)計和調(diào)試，實現(xiàn)鎖相環(huán)的鎖定輸出。

在本設(shè)計中，采用無源二階環(huán)路濾波器，其電路組成如圖3所示。

圖3 二階無源環(huán)路濾波器電路

根據(jù)本設(shè)計中的鑒相頻率，設(shè)置環(huán)路帶寬為1 kHz，相位裕量為45°。利用ADIsimPLL進行仿真，可計算出濾波器各電阻電感值。

此外，ADF4350具有差分輸出功能，后級的IQ調(diào)制器載波也為差分輸入，為取得更好的IQ調(diào)制性能，鎖相環(huán)的設(shè)計采用差分輸出經(jīng)過低通濾波后輸出給后級調(diào)節(jié)單元。

(2)IQ調(diào)制單元

IQ調(diào)制單元的輸出指標包括數(shù)字調(diào)制方面的指標，包括1 kHz～15 MHz符號速率，EVM<5%等。IQ調(diào)制單元的主要芯片是IQ調(diào)制器，其功能是通過配備合適的本振激勵，將基帶信號調(diào)制到本振頻率上，從而實現(xiàn)射頻調(diào)制輸出，并對該調(diào)制信號進行分段濾波，保證輸出諧波指標。

IQ調(diào)制器采用Hittite公司的HMC497LP4E(以下簡稱為HMC497)。HMC497的輸出頻率范圍為100 MHz～4 GHz，基帶輸入頻率范圍(符號速率)為DC～700 MHz，對應的輸出頻率為1 200 MHz～2 500 MHz，符號速率為1 kHz～15 MHz，滿足指標要求。其本振的輸入功率范圍為-6 dBm～+6 dBm，具備較大的動態(tài)調(diào)節(jié)特性；基帶輸入采取差分形式，對共模干擾具備較強的抑制能力。

(3) 功率控制單元

根據(jù)指標要求最大輸出功率+20 dBm和功率輸出范圍-40 dBm～+20 dBm，對IQ調(diào)制輸出信號進行功率控制。功率控制單元主要由兩級衰減放大調(diào)整電路和一組低通開關(guān)濾波器組實現(xiàn)。其中兩級衰減可分別實現(xiàn)每級31 dB的最大衰減量，以及0.5 dB步進的衰減控制；兩級放大則主要實現(xiàn)在衰減器為0 dB衰減的情況下，板卡實現(xiàn)+20 dBm的最大功率輸出。該部分的設(shè)計難點在于輸出+20 dBm時諧波指標滿足40 dBc抑制要求。因此為了減少放大過程諧波的惡化，選擇1 dB 壓縮點高的放大器，并使放大器盡量工作在線性區(qū)，以保證最終輸出的諧波指標滿足要求。詳細功率控制單元硬件框圖如圖4所示。

2.3 基帶及控制單元電路設(shè)計

基帶及控制單元主要實現(xiàn)對系統(tǒng)的控制功能、基帶信號產(chǎn)生功能和供電處理功能[4]。

本部分主要由PXI接口控制單元、FPGA數(shù)字處理單元、數(shù)據(jù)存儲單元、數(shù)模轉(zhuǎn)換器(Digital to Analog Converter,DAC)控制單元、模擬調(diào)理通路、時鐘處理單元、射頻前端控制單元及電源管理單元組成。詳細硬件組成框圖如圖5所示。

圖5基帶及控制單元硬件組成框圖

由圖5可知，設(shè)備通過上位機軟件控制信號源板卡，經(jīng)由FPGA芯片實現(xiàn)的PXI接口和邏輯控制單元將波形數(shù)據(jù)寫到板上數(shù)據(jù)存儲器。軟件設(shè)置啟動后，底層控制邏輯以各種調(diào)制方式分別對存儲器相應地址進行訪問，將存儲區(qū)的數(shù)據(jù)量送到高速DAC，實現(xiàn)數(shù)字量向模擬量的轉(zhuǎn)換，轉(zhuǎn)換后的模擬信號通過模擬通路的調(diào)理達到輸出端，實現(xiàn)基帶信號波形輸出，通過FPGA控制射頻前端單元進行射頻載波控制。

2.4 軟件設(shè)計

軟件設(shè)計用于實現(xiàn)PXI總線調(diào)制源板卡的載波輸出、IQ調(diào)制、功率控制等功能。主要通過軟件完成各種參數(shù)設(shè)置。設(shè)備參數(shù)輸入后，通過PXI總線傳送給信號源模塊，控制輸出信號。通過軟面板，用戶可根據(jù)實際需要，靈活配置自己的應用系統(tǒng)。各功能均可通過軟面板方便操作。軟件主程序流程圖如圖6所示。

3 測試結(jié)果與分析

基于PXI總線矢量信號源板卡達到的技術(shù)指標如表1所示。

表1 信號源板卡測試結(jié)果

圖6 信號源板卡軟件流程圖

表1中列出了部分信號源板卡的技術(shù)指標測試結(jié)果。該板卡的模擬調(diào)制、數(shù)字調(diào)制及掃頻指標均滿足指標要求。該信號源設(shè)備的任意兩路信號通道之間隔離度大于80 dB。該信號源設(shè)備具備四路矢量信號獨立輸出且非相關(guān)特性。

4 結(jié)論

本文設(shè)計研制的基于PXI總線多通道矢量信號源具有模擬調(diào)制、數(shù)字調(diào)制及掃頻功能，具有良好的諧雜波抑制和較好的相位噪聲等指標，其獨立輸出四路滿足全部指標信號的特點，使該信號源可替代四臺標準信號源儀器，節(jié)約了成本，并且該設(shè)備具有可擴展能力，支持更多通道信號輸出，可進行升級和二次開發(fā)，滿足于不同應用領(lǐng)域和場景的測試需求。