石磊

（中國(guó)電子科技集團(tuán)公司第二十研究所，西安 710068）

0 引言

軟件無(wú)線(xiàn)電(Software Defined Radio)是指用軟件定義的、能實(shí)現(xiàn)多種功能的無(wú)線(xiàn)電通信系統(tǒng)。SCA（Software Communication Architecture）[1]架構(gòu)是為了解決傳統(tǒng)無(wú)線(xiàn)電波形可移植性差的問(wèn)題而提出的一個(gè)頂層設(shè)計(jì)規(guī)范，其目標(biāo)是最大化軟件的可移植性和可配置性，提高無(wú)線(xiàn)電波形的可移植性、可復(fù)用和可互操作性等特性，使無(wú)線(xiàn)電波形系統(tǒng)升級(jí)方便簡(jiǎn)單，降低無(wú)線(xiàn)電波形開(kāi)發(fā)和操作管理成本。

SCA規(guī)范要求各波形組件之間的通信由CORBA中間件[2]來(lái)完成。但是，目前僅通用處理器（例如 CPU）能夠運(yùn)行 CORBA，F(xiàn)PGA、DSP等異構(gòu)處理器無(wú)法運(yùn)行。FPGA、DSP等專(zhuān)用的處理器則通過(guò)硬件抽象層設(shè)計(jì)為FPGA波形組件設(shè)計(jì)標(biāo)準(zhǔn)化的接口，將波形組件與外部處理單元的通信功能和自身的信號(hào)處理功能相分離，極大地降低了波形組件與具體硬件平臺(tái)的耦合度，從而使波形開(kāi)發(fā)人員能夠從繁瑣的數(shù)據(jù)交換過(guò)程中解放出來(lái)，只需關(guān)注波形處理算法本身和軟件平臺(tái)架構(gòu)的設(shè)計(jì)，因此能夠在很大程度上降低新波形的開(kāi)發(fā)周期和開(kāi)發(fā)成本，增強(qiáng)波形的可重用性和可移植能力，與傳統(tǒng)開(kāi)發(fā)方法相比，具有明顯的優(yōu)勢(shì)。

1 硬件平臺(tái)架構(gòu)

圖1是本文使用的硬件平臺(tái)架構(gòu)圖，其中主控板負(fù)責(zé)波形的加載管理，部署核心框架和部分設(shè)備服務(wù)；信息板主要負(fù)責(zé)處理收發(fā)的信息，該模塊的兩個(gè)GPP分別映射到后端的兩個(gè)信號(hào)處理通道上，部署核心框架和部分設(shè)備服務(wù)；信號(hào)處理板是波形業(yè)務(wù)處理模塊，需要部署硬件抽象層。GPP內(nèi)部組件通過(guò) CORBA中間件通信，GPP-FPGA以及FPGA-FPGA組件間通過(guò)硬件抽象層進(jìn)行通信。參考最新 SCA4.0規(guī)范[3]，通過(guò)設(shè)計(jì)軟件平臺(tái)各核心模塊的結(jié)構(gòu)和相互之間的互聯(lián)接口，建立滿(mǎn)足多種波形運(yùn)行需求的通用軟件平臺(tái)，為硬件平臺(tái)加載各種通信波形提供支撐環(huán)境。

圖1 硬件平臺(tái)架構(gòu)圖

圖2 硬件抽象層與波形組件關(guān)聯(lián)模型

圖3 硬件抽象層設(shè)計(jì)

2 硬件抽象層設(shè)計(jì)

硬件抽象層設(shè)計(jì)是為了提高波形跨平臺(tái)可移植性，屏蔽與硬件平臺(tái)緊密相關(guān)的硬件驅(qū)動(dòng)和底層通信機(jī)制，與波形組件使用標(biāo)準(zhǔn)的通信接口，實(shí)現(xiàn)波形組件間通信方式與具體硬件平臺(tái)的分離，保持波形組件底層通信訪問(wèn)接口的一致性，硬件抽象層與波形組件之間的關(guān)聯(lián)模型如圖2所示。

硬件抽象層由通信函數(shù)和接口組件兩部分組成。接口組件提供消息傳輸功能，負(fù)責(zé)將硬件抽象層消息通過(guò)外部傳輸鏈路向外部發(fā)送，或者從外部傳輸鏈路中接收硬件抽象層消息。GPP和DSP硬件抽象層接口組件為硬件驅(qū)動(dòng)程序，F(xiàn)PGA硬件抽象層接口組件為硬件接口實(shí)體模塊；通信函數(shù)提供硬件抽象層消息的路由功能，負(fù)責(zé)將接口組件接收到的硬件抽象層消息或解析后的數(shù)據(jù)轉(zhuǎn)發(fā)到特定的信宿函數(shù)，或者將特定信源函數(shù)傳遞過(guò)來(lái)的硬件抽象層消息或數(shù)據(jù)通過(guò)接口組件向外發(fā)送。

本文中采用的硬件抽象層設(shè)計(jì)如圖3所示。

在信息板GPP上增加一個(gè)HAL Device組件，在信號(hào)板 FPGA（KU085）上，同樣需要增加一個(gè)HAL硬件抽象層。對(duì)于HAL組件來(lái)說(shuō)，F(xiàn)PGA（K7）和FPGA（KU085驅(qū)動(dòng)）對(duì)HAL是透明的， LLC通信鏈路與FPGA（KU085）的波形組件互相通信。信息板啟動(dòng)后，GPP硬件抽象層 HALDevice組件在其初始化階段需要配置到FPGA硬件抽象層控制端口的路由。

2.1 硬件抽象層編碼方法

當(dāng)硬件平臺(tái)和波形主要功能開(kāi)發(fā)完成后，需針對(duì)設(shè)備組件、服務(wù)組件以及該波形所包含的所有組件的端口進(jìn)行LD編號(hào)，編號(hào)的規(guī)則為：

（1）設(shè)備端口LD格式：＜5位板卡編號(hào)>_＜4位芯片編號(hào)>_＜6位端口編號(hào)>，設(shè)備端口編號(hào)范圍從0～31，芯片編號(hào)在板卡內(nèi)部唯一，板卡編號(hào)在整個(gè)平臺(tái)內(nèi)唯一，板卡編號(hào)可為槽位號(hào)。其中，端口號(hào)為全0表示硬件抽象層設(shè)備控制端口。

（2）波形組件端口 LD格式：＜5位波形編號(hào)>_＜4位組件編號(hào)>_＜6位端口編號(hào)>，端口編號(hào)在組件內(nèi)部唯一，同時(shí)，波形組件的端口編號(hào)不能與設(shè)備和服務(wù)的端口編號(hào)沖突，由于設(shè)備和服務(wù)端口編號(hào)為0～31，所以波形組件端口編號(hào)范圍是32～63。波形組件編號(hào)在一個(gè)波形內(nèi)部唯一，波形編號(hào)由軟件平臺(tái)通過(guò)硬件抽象層配置報(bào)文進(jìn)行配置。

2.2 設(shè)備LD編碼

板卡地址根據(jù)槽位號(hào)確定，以保證各板卡地址不會(huì)相互沖突。板卡所在的槽位號(hào)可以靜態(tài)配置也可以動(dòng)態(tài)配置，如果采用動(dòng)態(tài)配置方案，則需要驅(qū)動(dòng)程序能夠讀取當(dāng)前板卡的槽位號(hào)；如果板卡不需要換位置，則使用靜態(tài)配置的方式。本平臺(tái)板卡設(shè)備編號(hào)如表1所示。

表1 設(shè)備LD編號(hào)

芯片編號(hào)主要用于表示各個(gè)板卡上的處理器芯片，芯片編號(hào)如表2所示。

表2 芯片編號(hào)

2.3 硬件抽象層消息格式

硬件抽象層消息幀格式如圖4所示。

圖4 硬件抽象層消息幀格式

硬件抽象層消息幀各字段的含義見(jiàn)表3。

表3 硬件抽象層消息字段

LD字段用來(lái)表示消息應(yīng)被送達(dá)的信宿函數(shù)的地址，每個(gè)信宿函數(shù)都有一個(gè)LD。LD是在CE域內(nèi)定義的整型常量，指向一個(gè)具體的接口，如DSP函數(shù)、FPGA節(jié)點(diǎn)等。

IU字段用來(lái)標(biāo)識(shí)波形組件是否已完成消息處理。波形組件在消息處理結(jié)束之前必須設(shè)置該字段，以聲明消息還在處理。

Length字段表示硬件抽象層消息幀的長(zhǎng)度。消息從LSB字節(jié)到MSB字節(jié)以地址遞增的方式進(jìn)行排列。引用該數(shù)據(jù)單元的指針指向LSB字節(jié)。

信源函數(shù)完成消息預(yù)處理，信宿函數(shù)根據(jù)接收到的消息指針訪問(wèn)數(shù)據(jù)。硬件抽象層通信的流量控制可根據(jù)需要，在數(shù)據(jù)發(fā)送端或數(shù)據(jù)接受端實(shí)現(xiàn)。硬件抽象層通信服務(wù)可根據(jù)需要，采用推模式或拉模式，即可以將數(shù)據(jù)寫(xiě)到目的地址，也可以從目的地址讀取數(shù)據(jù)。

3 FPGA上HAL的實(shí)現(xiàn)

FPGA硬件抽象層為運(yùn)行于FPGA中的波形應(yīng)用提供標(biāo)準(zhǔn)、統(tǒng)一的接口，并為FPGA與其他處理器之間提供消息傳輸機(jī)制。硬件平臺(tái)開(kāi)發(fā)人員負(fù)責(zé)FPGA中硬件抽象層的實(shí)體模塊，F(xiàn)PGA波形應(yīng)用開(kāi)發(fā)人員將硬件抽象層模塊集成到自己的設(shè)計(jì)中，編譯綜合后形成加載文件，實(shí)現(xiàn)完整的FPGA功能。FPGA硬件抽象層實(shí)現(xiàn)底層屏蔽、數(shù)據(jù)路由、配置查詢(xún)等三方面功能。

如圖5所示，F(xiàn)PGA中程序邏輯分成三個(gè)層次，由下至上分別為驅(qū)動(dòng)層、硬件抽象層和應(yīng)用層。硬件抽象層可將具體的底層硬件驅(qū)動(dòng)屏蔽為統(tǒng)一的邏輯接口供應(yīng)用層調(diào)用。由于波形組件與波形組件、波形組件與硬件抽象層之間采用了統(tǒng)一的硬件抽象層接口進(jìn)行交互，因此，將一個(gè)波形應(yīng)用由平臺(tái)A移植到平臺(tái)B時(shí)，無(wú)需修改波形應(yīng)用即可進(jìn)行移植，進(jìn)一步地降低了波形移植的復(fù)雜度，提高了FPGA波形應(yīng)用的可移性。FPGA硬件抽象的收發(fā)信號(hào)定義如圖6所示，由基本信號(hào)和可選信號(hào)、擴(kuò)展信號(hào)組成，完成收發(fā)兩個(gè)組件間數(shù)據(jù)交換，其讀寫(xiě)時(shí)序如圖7所示。

圖5 FPGA硬件抽象層結(jié)構(gòu)框圖

圖6 FPGA硬件抽象層基本信號(hào)定義

圖7 FPGA硬件抽象層讀寫(xiě)時(shí)序

4 波形實(shí)時(shí)性測(cè)試

系統(tǒng)測(cè)試波形具有數(shù)據(jù)通信和音頻傳輸功能，對(duì)傳輸?shù)膶?shí)時(shí)性要求較高。在未采用SCA架構(gòu)前，以傳統(tǒng)手段開(kāi)發(fā)的波形運(yùn)行時(shí)端到端傳輸時(shí)延不大于1秒，采用輕量化SCA核心框架架構(gòu)，使用CORBA中間件和硬件抽象MHAL后開(kāi)發(fā)、移植波形后，波形傳輸時(shí)延增加了 500μs，基本可滿(mǎn)足系統(tǒng)波形傳輸實(shí)時(shí)性要求，同時(shí)提高了波形了可移植性。

5 結(jié)論

采用基于 SCA體系架構(gòu)硬件抽象層設(shè)計(jì)改造的某波形具有良好的可移植性和通用性，降低波形開(kāi)發(fā)難度，降低開(kāi)發(fā)費(fèi)用，同時(shí)能保證波形指標(biāo)，經(jīng)測(cè)試采用CORBA中間件和硬件抽象層后實(shí)時(shí)性可以滿(mǎn)足某些實(shí)際應(yīng)用需求，對(duì)于更低時(shí)延要求的波形的支撐還需要進(jìn)一步優(yōu)化和研究。