耿煜，陳勖，賴紅，李欽，張運(yùn)生

（深圳信息職業(yè)技術(shù)學(xué)院軟件學(xué)院，廣東 深圳 518172）

引言

隨著集成電路（IC）時(shí)鐘速度和布線密度的增加，由于功率損耗和帶寬限制，通過(guò)傳統(tǒng)電路的芯片間和芯片內(nèi)互連遇到越來(lái)越多的困難。

130納米技術(shù)節(jié)點(diǎn)中，微處理器約50%功耗消耗在互聯(lián)電路中，并且隨著電路規(guī)模的縮小，這種情況預(yù)計(jì)會(huì)迅速惡化[1]。信息通信技術(shù)（ICT）系統(tǒng)的整體功耗（包括智能手機(jī)，電腦、電視機(jī)等）約為世界總發(fā)電量的10%，或大致為德國(guó)和日本的發(fā)電量總和。如圖1[2]所示數(shù)據(jù)中心消耗全球總電量占2%左右，十年內(nèi)可能消耗1000TWh，其中約15%-30%的電量用于導(dǎo)線互連。

圖1 云數(shù)據(jù)中心供電趨勢(shì)[2]。Fig.1 Electricity to power the cloud' s data centers[2].

此外，在IC系統(tǒng)內(nèi)部，將信息從系統(tǒng)的一部分傳輸?shù)搅硪徊糠值目偩€以比芯片上的時(shí)鐘速率慢得多的速率運(yùn)行，并且電互連的有限速度也限制了芯片和芯片之間的通信。這種電氣互連的速度問題是因?yàn)樗鼈儾荒芟窬w管那樣以縮小尺寸的速度縮小比例[3]，因此，電氣互連而不是終端設(shè)備已成為速度限制的瓶頸。

為了解決電互連的問題，光互連已經(jīng)被提出并用作銅基互連的替代物。在長(zhǎng)途電信超過(guò)10公里的情況下，在過(guò)去的30年中，最小衰減和色散窗口在1.3μm和1.55μm波長(zhǎng)的光纖已經(jīng)取代了電線。對(duì)于芯片間和芯片內(nèi)部的互連應(yīng)用，光學(xué)互連最初由Goodman于1984年提出，由于其具有大量數(shù)據(jù)的容量，研究人員一直在深入研究如何提高數(shù)據(jù)質(zhì)量和降低功耗。

1 通過(guò)金屬有機(jī)氣相沉積（MOCVD）在硅襯底上集成III-V光電子器件

在硅襯底上集成諸如光電探測(cè)器（PD）、激光器之類的光子器件是用于芯片間和芯片內(nèi)光學(xué)互連的具有很大前途的解決方案。在1.3μm和1.55μm波長(zhǎng)處透明且與二氧化硅具有大折射率差的硅適合用作集成波導(dǎo)。硅還具有成本低，工業(yè)基礎(chǔ)設(shè)施成熟等優(yōu)點(diǎn)。因此，在硅平臺(tái)上構(gòu)建一個(gè)集成光子電子系統(tǒng)已成為過(guò)去十年中最熱門的研究課題之一。研究人員在硅上已經(jīng)展示了各種光電器件，包括激光器[4,5]，調(diào)制器[6]和PD[7,8]。

1.1 在硅上使用III-V的優(yōu)越性

硅上的光電子器件有兩種主要的候選材料，即鍺和III-V材料。

鍺上的鍺光電子器件由于其與標(biāo)準(zhǔn)互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝的潛在兼容性而被深入研究。L. Virot等人使用標(biāo)準(zhǔn)的微電子工具和工藝在200mm絕緣體上硅（SOI）襯底上展示了與硅波導(dǎo)集成的橫向PIN 鍺光電二極管，如圖2[9]所示。在零偏壓下，已經(jīng)實(shí)現(xiàn)了超過(guò)50GHz的非常高的光學(xué)帶寬以及在1550nm波長(zhǎng)處的高達(dá)0.78A/W的響應(yīng)度。這些光電二極管還提供非常低的暗電流（在-1V反向偏壓時(shí)通常為25nA），同時(shí)在標(biāo)準(zhǔn)CMOS工藝流程中可以非常簡(jiǎn)單的集成。

圖2（a）光電二極管結(jié)構(gòu)橫截面示意圖 （b）不同器件在-3 V偏置下的光電二極管頻率響應(yīng)[9]。Fig.2 (a) Schematics of cross-sectional view of the photodiode structure. (b) Photodiode frequency response at -3 V bias of different devices[9].

Camacho-Aguilera等人在2012年在硅上制作了一個(gè)電泵浦的鍺激光器[4]。激射波長(zhǎng)在1520nm至1700nm的范圍內(nèi)。如圖3所示，在1650nm波長(zhǎng)下，閾值電流密度約為280kA/cm2，光發(fā)射功率約為1mW。

圖3 硅上電泵浦鍺激光器的示意圖[4]。Fig.3 Schematics of electrically pumped Ge laser on Si[4]

雖然各種鍺光電子器件已經(jīng)成功演示，但是鍺激光器的性能仍然很差，與III-V型器件相比，該技術(shù)還不成熟，從而限制了鍺激光器與其他器件集成在同一硅襯底。而且鍺是一種間接帶隙半導(dǎo)體，限制其在廣電領(lǐng)域的應(yīng)用。因此，研究重點(diǎn)主要集中于基于III-V的器件與硅平臺(tái)集成。

III-V族化合物半導(dǎo)體相對(duì)于硅和鍺具有較高的電子遷移率和較小的有效電子質(zhì)量，這使得該材料系統(tǒng)非常適用于高速電子器件?；贗nGaAs的晶體管在過(guò)去二十多年中一直保持著高頻性能的紀(jì)錄，并且已經(jīng)在硅襯底上展示了各種III-V電子器件[7]。III-V材料的直接帶隙性質(zhì)使得該材料系統(tǒng)成為光子器件的良好候選者。各種光子器件，例如硅襯底上的激光器和PDs，已經(jīng)被證明具有良好的直流（DC）和射頻（RF）性能[4,7,8]。

1.2 硅襯底上III-V族材料的MOCVD生長(zhǎng)

為了在硅平臺(tái)上集成III-V光電子器件，在硅襯底上獲得GaAs和InP等高質(zhì)量III-V層是至關(guān)重要和不可或缺的。鍵合和異質(zhì)外延是實(shí)現(xiàn)這一目標(biāo)的兩種主要方法。

鍵合技術(shù)可以將高質(zhì)量的III-V薄層轉(zhuǎn)移到硅上，并產(chǎn)生原子級(jí)光滑，導(dǎo)電和光學(xué)透明的鍵合界面。這項(xiàng)技術(shù)被許多研究小組采用[8]。D. Liang等人報(bào)道了在SOI襯底上集成PD的電泵混合硅微環(huán)激光器，如圖4所示[10]。對(duì)于150和250nm的耦合間隙，閾值電流分別為9.37和5.79mA，導(dǎo)通功率分別為13.29和10.12mW。然而，平坦和光滑表面的嚴(yán)格要求以及III-V和硅襯底之間的尺寸不匹配限制了鍵合在可擴(kuò)展制造中的應(yīng)用。

圖 4具有硅波導(dǎo)的混合微環(huán)激光器的示意圖。模擬的基本橫電波模式被發(fā)現(xiàn)在波導(dǎo)的邊緣[10]。Fig.4 Schematics of a hybrid micro-ring laser with a Si waveguide.The simulated fundamental transverse electric mode was found to be at the edge of the waveguide[10]

與襯底鍵合相比，硅上的GaAs和InP層的直接外延生長(zhǎng)是低成本大規(guī)模生產(chǎn)的理想襯底級(jí)解決方案，該方法可以利用硅襯底大尺寸，良好的導(dǎo)熱性和機(jī)械性能。然而，在硅襯底上生長(zhǎng)高質(zhì)量的GaAs和InP外延層并不簡(jiǎn)單，因?yàn)榉菢O性硅和極性III-V材料上存在大的晶格失配和不同的熱膨脹系數(shù)。GaAs和InP與硅具有4%和8%的晶格失配，導(dǎo)致在GaAs/InP和InP/GaAs界面產(chǎn)生失配位錯(cuò)，并在硅上產(chǎn)生III-V層的綜合應(yīng)力。從異質(zhì)界面?zhèn)鞑サ巾斆娴拇┩肝诲e(cuò)將顯著降低器件性能。對(duì)于硅上的PD，大的位錯(cuò)密度會(huì)導(dǎo)致較大的暗電流密度，從而限制器件靈敏度。對(duì)于硅上的激光，穿過(guò)量子阱（QW）區(qū)域的位錯(cuò)線是非輻射復(fù)合中心。在異質(zhì)外延期間由溫度升高和冷卻引起的熱失配會(huì)在III-V膜中引入額外的應(yīng)力。此外，諸如反相疇（APD），雙缺陷和堆垛層錯(cuò)等平面缺陷也會(huì)導(dǎo)致大的泄漏電流并降低器件性能。

為了在硅襯底上生長(zhǎng)GaAs和InP外延層，在過(guò)去的幾十年中已經(jīng)研究了許多方法[11-14]。比如，通過(guò)抑制穿透位錯(cuò)，反相邊界（APB）和其他缺陷技術(shù)來(lái)優(yōu)化生長(zhǎng)層質(zhì)量。但是，目前仍然沒有一種通用的解決方案，需要根據(jù)各個(gè)應(yīng)用場(chǎng)景選擇合適的優(yōu)化措施。

雙溫度生長(zhǎng)技術(shù)是一種減少各種缺陷的有效方法，該技術(shù)由薄的成核層的低溫（LT）生長(zhǎng)和常規(guī)的高溫（HT）生長(zhǎng)組成。圖6（a）顯示了硅上GaAs MOCVD生長(zhǎng)的過(guò)程。

首先，在800℃下的H2中進(jìn)行烘烤以去除天然氧化物。然后用AsH3或TBA將溫度降低至400℃。當(dāng)溫度穩(wěn)定在400℃時(shí)，GaAs成核層因大失配異質(zhì)外延生長(zhǎng)，如圖6（b）所示。該成核層是三維（3D）島的薄層。

在GaAs成核層之后，生長(zhǎng)暫停并且溫度升高到較高溫度以進(jìn)行隨后的生長(zhǎng)，在此期間GaAs 3D島開始聚結(jié)，如圖6（c）所示。在HT生長(zhǎng)步驟中，形成二維（2D）層，如圖6（d）所示。

圖5 雙溫度生長(zhǎng)技術(shù)的示意圖。（a）雙溫度生長(zhǎng)技術(shù)的過(guò)程。（b）在LT步驟中形成3D成核點(diǎn)。（c）在升溫過(guò)程中3D島開始聚結(jié)。（d）在HT步驟期間形成2D層Fig. 5 Illustration of two-temperature growth technique. (a) The process of two-temperature growth technique. (b) Formation of 3D nucleation dots during LT step. (c) 3D islands begin to coalesce during the temperature ramping up. (d) 2D layers are formed during HT step

基于雙溫度生長(zhǎng)技術(shù)的許多方法也已經(jīng)被開發(fā)出來(lái)，例如使用鍺緩沖，合金緩沖的組成分級(jí)，在未切割的硅襯底上的生長(zhǎng)，熱退火和應(yīng)變平衡層的插入。

Takagi等人采用合金緩沖組分分級(jí)的方法[15]生長(zhǎng)了短時(shí)間的GaP/GaAs超晶格，其中作為過(guò)渡層的GaAs的含量逐漸增加。初始GaP的生長(zhǎng)首先在500℃下進(jìn)行，然后在750℃下繼續(xù)生長(zhǎng)。在硅/GaP界面處觀察到高密度的結(jié)構(gòu)缺陷（～1011cm-2），從界面減少至～108cm-2。

在異質(zhì)外延層中插入應(yīng)變層超晶格（SLS）也被廣泛使用，并且M. Tang等人 采用InAlAs/GaAs位錯(cuò)濾波器層在硅襯底上單片生長(zhǎng)InAs/GaAs量子點(diǎn)（QD）激光器[16]。圖6中的透射電子顯微鏡（TEM）圖像顯示，InGaAs/GaAs SLS和InAlAs/GaAs通過(guò)彎曲SLS界面處的位錯(cuò)線并消除它們而有效減少位錯(cuò)密度。

研究人員采用以上生長(zhǎng)技術(shù)，已經(jīng)制造出大量?jī)?yōu)良性能的器件。W. Prost等人早在2007年就制造出10G Hz，暗電流1μA的p-i-n InGaAs/Si光電探測(cè)器[17]. S Chen 等于2017年制作了1.3μm InAs/GaAs 兩點(diǎn)點(diǎn)激光器[18].

2 結(jié)論

本文介紹了光電集成電路的背景知識(shí)以及光電集成遇到的問題和解決方法。III-V材料的直接帶隙性質(zhì)使得該材料系統(tǒng)成為光子器件的良好候選者。各種光子器件，例如硅襯底上的激光器和PD，已經(jīng)被證明具有良好的直流和射頻性能。硅上的GaAs和InP層的直接外延生長(zhǎng)是低成本大規(guī)模生產(chǎn)的理想襯底級(jí)解決方案，它可以利用硅襯底大尺寸，良好的導(dǎo)熱性和機(jī)械堅(jiān)固性。研究人員采用了抑制穿透位錯(cuò)，反相邊界（APB）和其他缺陷的技術(shù)來(lái)優(yōu)化生長(zhǎng)層質(zhì)量，并制造出了性能良好的各種光電器件。