河北諾亞人力資源開發(fā)有限公司 康瑞雪

0 引言

近些年來，便攜式衛(wèi)星通信終端在應急救災、水利水電、邊境監(jiān)視等行業(yè)得到越來越廣泛的應用，但是終端經常工作在野外環(huán)境等場合，沒有電力設施供電，終端只能靠自帶鋰電池供電，因此低功耗設計對延長終端工作時間和增強可靠性具有重要意義。

1 整機低功耗設計

一般情況下，電子設備的功耗可以表示為：

式中，α為活躍因子，表示該模塊在整機工作過程中的活躍程度；Pn為第n個模塊全工作狀態(tài)下功耗；N為整機可劃分開的電路單元，整機集成度越高，則N的值越小。為了達到低功耗設計的目的，在滿足整機各項功能、性能指標的前提下，通過提高設備集成度，降低活躍因子，降低各模塊的工作功耗等途徑，來降低設備整機功耗[1][2]。

因此將便攜式衛(wèi)星通信終端分為基帶處理單元和中頻處理單元，提高設備集成度；通過采用一定的節(jié)電策略，降低公式（1）的活躍因子；各單元選擇低電壓芯片，選擇開關電源芯片代替?zhèn)鹘y(tǒng)的DC/DC芯片，降低各模塊的工作功耗。

2 硬件低功耗設計

將便攜式衛(wèi)星通信終端的基帶處理單元和中頻處理單元集成在一塊板卡上實現(xiàn)，原理框圖見圖 1。其中基帶處理部分主要由SOC芯片、外圍時鐘芯片、AD和DA芯片構成，主要實現(xiàn)了主控功能和基帶調制解調功能。中頻處理單元主要完成了中頻信號的調制與解調，10M源為各功能部件提供10M參考信號。

在原有小型化衛(wèi)星通信終端的硬件平臺基礎上，從以下方面對低功耗設計進行了優(yōu)化：

（1）原平臺實現(xiàn)主控功能需要搭載CPU芯片單元模塊實現(xiàn)，基帶調制解調功能需要多片F(xiàn)PGA實現(xiàn)，而本文所設計的便攜式衛(wèi)星通信終端硬件平臺僅采用1片嵌入ARM內核的SOC芯片，可實現(xiàn)上述兩種功能；

（2）原平臺采用單獨中頻盒體模塊實現(xiàn)中頻調制和解調功能，本文所設計的硬件平臺采用調制解調芯片實現(xiàn)中頻調制和解調功能；

（3）時鐘芯片、AD和DA根據需求重新選型，采用功耗較低的芯片。

采用以上硬件方案，終端的低功耗設計從硬件方面上進一步降低。

圖1 便攜式衛(wèi)星通信終端硬件平臺原理框圖

3 軟件低功耗設計

3.1 軟件代碼設計

影響整機功耗的軟件主要是FPGA軟件，F(xiàn)PGA的功耗主要是由靜態(tài)功耗和動態(tài)功耗引起，靜態(tài)功耗主要是由漏電流引起的，在FPGA選型中考慮降低靜態(tài)功耗。動態(tài)功耗主要值存儲器、內部邏輯、時鐘和I /O消耗的功耗，一般情況下，F(xiàn)PGA功耗主要是動態(tài)功耗[3][4]。

在FPGA 代碼設計主要采取一下措施來降低動態(tài)功耗：

（1）在滿足功能和性能使用的前提下，盡可能較低的時鐘頻率；

（2）控制模塊在使用使能信號時，即使有時鐘激勵，不參與運算的邏輯模塊也不進行工作，減少邏輯翻轉；

（3）采用門控時鐘，在不同工作模式關閉不工作模塊的時鐘。

3.2 電源管理策略

通過設計合理CPU軟件可改變電源管理策略，動態(tài)配置便攜衛(wèi)星通信終端的實時工作狀態(tài)，降低終端長時間工作時平均功耗。

（1）正常工作狀態(tài)

在正常工作狀態(tài)下，終端始終保持載波的發(fā)送和接收，電路電源全部打開，基帶調制解調電路、AD和DA芯片全部工作。

（2）空閑狀態(tài)

空閑狀態(tài)下，終端沒有通信業(yè)務，CPU相應的通信業(yè)務端口也應通過軟件設置關閉，終端只接收主站信息，發(fā)送支路關閉。

（3）待機狀態(tài)

在待機狀態(tài)下，僅維持終端電源管理系統(tǒng)正常工作，因此全部的業(yè)務相關電路的電源關閉，AD、DA芯片休眠，時鐘管理芯片休眠，終端處于最低功狀態(tài)。

表1 終端功耗測試結果

4 測試驗證

經過實際測試，終端使用DC12V供電，在正常工作狀態(tài)下，終端功耗為22.8W，而在待機狀態(tài)下，終端功耗僅為4.8W，比原有小型化衛(wèi)星通信終端的功耗進一步降低，測試結果如表1所示。

5 結束語

本文通過整機、硬件和軟件低計3個方面，進行了便攜式衛(wèi)星通信終端的低功耗設計，并通過測試驗證對比，比原有小型化信道終端功耗降低了大約40%，成效明顯，到達了設計目的，為其他平臺低功耗設計提供了設計參考。

[1]余宗光,黃偉.中國集成電路設計產業(yè)的發(fā)展趨勢[J].半導體技術,2014,10：721-727.

[2]焦龍濤,高欣.一種低功耗高效率的雙向AXI2AHB總線橋設計與實現(xiàn)[J].無線電通信技術,2017,43(2)：78-82.

[3]韓雪.FPGA功耗概念與低功耗設計研究[J].單片機與嵌入式系統(tǒng)應用,2010(7).

[4]閆冬,成亞勇,孫大元.基于FPGA的調頻信號的解調方法[J].無線電工程,2016,46(6)：34-37.