，，

(1.中國人民解放軍 92941部隊94分隊，遼寧 葫蘆島 125001； 2.上海航天電子技術研究所，上海 201109)

0 引言

傳統(tǒng)的數字下變頻過程包括A/D轉換、數字鑒相(混頻)和FIR低通濾波，其經典結構如圖1所示[1]。其中NCO為數字振蕩器，通過兩個乘法器完成混頻然后經過低通濾波和抽取完成數字下變頻。經典結構可以很好的完成確定帶寬下的數字下變頻工作，但現代雷達的發(fā)展對雷達性能提出了新的要求。其中包括一部雷達應該可以工作在不同信號帶寬的工作模式下；雷達應該具有更高的信號帶寬等。雷達工作在不同信號帶寬的工作模式下可以實現不同的戰(zhàn)場需求，如搜索、成像、偵查監(jiān)聽等。

提高雷達的信號帶寬可以提高雷達的距離分辨能力，而且使用寬帶和超寬帶雷達信號結合成像算法可以實現雷達成像[2]。本文針對以上兩個要求，提出了一種高效多模式數字下變頻的設計方案。結合設計實例和實驗數據分析，證明了該方案可以同時滿足寬帶模式下的高速數據處理和窄帶模式下高抽取率的濾波器性能。使得不同帶寬的工作模式下，雷達可以使用同一個接收前端完成雷達信號的采集。

圖1 經典數字下變頻實現結構

1 四倍中頻采樣

1.1 中頻直采采樣率要求

對于寬帶雷達中頻信號，回波信號的頻帶范圍為：

f0-B/2≤f≤f0+B/2

(1)

其中:f0為回波信號的中心頻率，B為回波信號的帶寬。為了保證DDC后頻帶不產生混疊，中頻設定應滿足：

f0>B/2

(2)

雷達回波的處理多采用中頻直接采樣的方法，中頻直接采樣可以在信號中頻段就完成信號的數字化，可大幅度提高信號質量，同時有效避免模擬正交調制帶來的幅度和相位不一致等。但隨著雷達信號帶寬的增加，中頻的中心頻率也需要一并提高。根據采樣定理，中頻直接采樣的采樣率應滿足以下關系：

fs≥2(f0+B/2)

(3)

因此針對寬帶雷達信號，中頻信號采樣需要較高的采樣率。高采樣率對AD器件提出了較高的要求，寬帶雷達信號更是要求AD器件的采樣率應達到GHz的量級，隨著當代AD器件的迅猛發(fā)展，市場上已經有相關產品可以滿足需求。同時，高采樣率意味著采樣后的數字信號具有較高的數據率，高數據率的問題通常通過數據并行化的方法解決，如fs為3.6 G的采樣率下，FPGA是不可能完成相關處理的，但可以將3.6 G的數據劃分為16路225 M的數據流，并將FPGA內部的功能模塊按照并行數據流的方式設計。

1.2 四倍中頻采樣原理

高速實時混頻處理要求高精度的乘法器，需占用較多的邏輯資源。如16路225 M的數據流完成混頻處理，需要占用32個高速乘法器，并需要復雜的NCO控制電路。而采用四倍中頻采樣技術，可以解決上述問題，并且可以為后續(xù)的濾波處理提供便利。

根據式(3)，采樣率應大于2倍中頻與帶寬的和；結合式(2)信號帶寬小于2倍中頻，為了充分利用數字帶寬，信號帶寬應接近2倍中頻。因此滿足采樣定理的最低采樣率應接近四倍中頻，所以采用四倍中頻采樣既滿足了采樣定理，又充分利用了數字帶寬，在不考慮節(jié)省系統(tǒng)資源的情況下，四倍中頻采樣的選擇也是較優(yōu)的。

四倍中頻采樣原理[3]如下：

設中頻回波信號為f[n]，混頻輸出為fI[n],fQ[n]，則有：

(4)

混頻器NCO的輸出取決于中頻f0與采樣頻率fs的比值。將NCO輸出值量化后按照次序與輸入信號相乘。需要使用高效乘法器完成實時乘法運算，量化過程中可能出現一定的量化誤差。如果取特殊采樣頻率fs=4f0，振蕩器的輸出是4個特殊值的序列重復，即：

(5)

此時，混頻計算簡化為置零和輸入信號的符號選擇，混頻處理也不會帶來因為量化帶來的誤差。I，Q兩路的輸出為：

(6)

顯然，四倍中頻采樣條件下，鑒相輸出具有間隔為0的特點；后續(xù)設計可以利用此特點簡化濾波器結構。原來的乘法器和NCO系數控制也簡化為符號選擇操作，大大減少了資源占用。

2 并行抽取濾波器設計

2.1 抽取濾波原理[4]

并行抽取濾波器的設計主要有兩個方面，一個是抽取濾波，一個是濾波器的并行性[3]。

為了計算方便設定濾波器階數m為奇數，濾波器系數為h0,h1…h(huán)m。濾波器的輸入由式(6)提供，具有間隔為0的特點，設混頻器的輸出為：

(7)

設抽取前濾波輸出為yI[n],yQ[n],則：

(8)

式(8)表明，抽取前的濾波器輸出中，每一個濾波輸出只與一半的混頻輸入和一半的濾波器系數有關?，F在計算yI[n-1],yQ[n-1],其結果表示如下：

(9)

即I，Q的每一個濾波輸出只與一半的混頻輸入和一半的濾波器系數相關，但與相鄰的濾波輸出相關的是不同的濾波器系數。

以此類推，設k為整數，可以得到結論：

(10)

(11)

此時，如果進行抽取濾波，且抽取因子取2的整數倍，則抽取后的I路和Q路輸出將分別只與一半的的濾波器系數和濾波器輸入有關。因此在FPGA中實現濾器器的計算流程時至少可以降低一半的輸入和一半的濾波器系數，并且降低一半的乘法器使用。這是常規(guī)的抽取濾波器做不到的。以第二小節(jié)中3.6 GHz采樣的中頻回波為例，16路的輸入數據流經過混頻后應該輸出間隔為0的16路I路混頻信號和16路Q路混頻信號并將其作為低通FIR濾波器的輸入。32路225 M的數據流需同時進行濾波運算，需占用大量的FPGA資源和高速乘法單元，普通FPGA器件很難滿足要求。如果采用并行抽取濾波的方式，無論采用式(10)或式(11)，I路和Q路的濾波器輸入數據流都可以直接降低到8路，將極大的減少邏輯資源和高速乘法器的占用，使得DDC模塊在FPGA上的實現成為可能。

圖2 并行濾波結構框圖

2.2 并行濾波器結構設計

并行抽取濾波器的另一個問題是并行濾波。高速串行數據流通過并行化轉變?yōu)椴⑿械牡退贁祿?，濾波器要求對并行到達的數據同時濾波，產生并行的濾波輸出[5]。所以并行濾波要解決的是具有相位關系的數據(本應該有時序差別)并行到達時如何濾波的問題。

圖3 設計實例實現結構圖

以4路并行濾波為例，設濾波器階數為m。根據濾波器的卷積原理，每個濾波器的輸出結果與當前輸入和當前輸入之前m個輸入數據相關。根據濾波原理和并行輸入的特性，設計并行濾波器的實現結構如圖2所示：同時到來的4路數據存入長度為4+m的桶形移位寄存器組，存入的數據與位于其之前的(移位寄存器內部相對位置)m個數據一起組成相應的濾波模塊的輸入。當前通過并行例化4個濾波器，并將4個濾波器的輸入與相應寄存器組的寄存器相關聯(lián)，每個時鐘，桶形移位寄存器的每一個寄存單元向前移位4個寄存器單位，組成下一個時鐘濾波模塊的輸入。同時濾波器輸出方面，每個時鐘由并行的4個濾波模塊輸出對應于4路輸入的濾波輸出，4個濾波輸出保持了相對于4路輸入信號的時序關系，至此并行濾波完成。

通過并行濾波結構，結合抽取濾波的方法實現了對并行到來的高速數據實時濾波的要求。桶形移位寄存器的設計實現了濾波的并行化，抽取和四倍中頻采樣降低了系統(tǒng)內部運行的數據率。

3 設計實例和實驗數據分析

3.1 不同帶寬雷達工作模式的DDC

雷達寬帶工作模式是數據率最高的工作模式，當雷達工作在其他帶寬時，可以通過濾波器系數動態(tài)配置的方法修改寬帶濾波器的系數，復用濾波器結構。然后根據輸出數據要求的數據率，進行數據抽取。

當雷達工作在窄帶模式時使用的發(fā)射信號帶寬遠遠小于寬帶帶寬(差別在500倍以上)，實際的抽取因子D達到100～1 000時，要求設計的數字濾波器的帶寬較窄，同時為了抑制高頻噪聲疊加效應，同樣要求過度帶也較窄。要實現這樣的數字濾波器在工程實踐上幾乎是不可能的，因為濾波器系數將會達到幾百甚至上千階。解決方法為采用多級抽取濾波，即通過多個濾波器與抽取器級聯(lián)[6]，上一級濾波器選擇適當的通帶和阻帶濾除部分無用頻段，抽取后數據進入下一級繼續(xù)濾波，下一級濾波器在抽取后的數字頻段基礎上再選擇適當的通帶和阻帶系數濾波、抽取。使用多級抽取的方法，可以極大的減少計算量，只要滿足式(12)，即可保證抽取過程不混入過多的高頻雜波[7]。其中k和l是兩級濾波器的抽取因子，D為等效的總的抽取因子。而且由于第一級抽取后數據率降低為原來的1/k，后一級的濾波器為低速或直接串行數據流的濾波器即可。

D=k×l(k,l是大于1的整數)

(12)

3.2 設計實例結構

在某雷達接收機中，系統(tǒng)采樣率為3 600 MHz，回波信號中心頻率為900 M，具有三種不同的工作帶寬，分別是： 4 M帶寬工作模式，輸出數據率10 M，暫定為模式1； 50 M帶寬工作模式，輸出數據率100 M，暫定為模式2； 1 600 M帶寬工作模式，輸出數據率1 800 M暫定為模式3。根據不同工作模式下的不同要求，設計其DDC實現結構如圖3所示。

經過高速AD采樣的3 600 MHz數據率的回波信號在FPGA接口處分成16路225 M的低速數據流進入FPGA。由于采用了四倍中頻采樣和因子為2的并行抽取濾波模式，混頻后的16路數據I,Q兩路各選相關的8路數據進入第一級濾波器。工作狀態(tài)選擇信號(Mod_Sel)決定當前的工作模式，當雷達工作在模式3時，濾波器選擇相應的濾波系數(記為系數1)，濾波完成直接輸出8路并行的DDC結果(等效于1 800 M串行數據率)；當雷達工作在模式2時，濾波器選擇模式2濾波器系數(記為系數2)，輸出的8路濾波結果經過因子18的抽取器輸出1路數據率為100 M的DDC結果；當雷達工作在模式1時，前端復用模式2的處理結構，第一級濾波器選擇系數2，輸出的濾波結果經因子為18的抽取器抽取輸出1路數據率為100 M的濾波結果，在100 M的輸出數據上級聯(lián)一級窄帶低通濾波器(其濾波器系數記為系數3)，同時再次以因子10抽取濾波結果，輸出10 M數據率的 DDC結果。

使用到的三種濾波器頻域響應如圖4所示。

圖4 濾波器頻域響應

寬帶濾波器頻域響應圖對應于系數1所代表的低通濾波器幅度頻域響應；偵查濾波器頻域響應圖對應于系數2所代表的低通濾波器幅度頻域響應；窄帶濾波器頻域響應圖對應于系數3所代表的低通濾波器幅度頻域響應。三種濾波器具體設計參數如下表(設計方法為等紋波)：

表1 濾波器參數設計表

以上結構提供了一種不同帶寬模式下雷達回波使用同一結構處理的方案。首先通過4倍中頻采樣技術簡化了I/Q鑒相過程，直接省掉了混頻乘法器，同時提高了混頻精度(NCO序列無量化誤差)。利用雷達同一時間只會工作在一種工作模式下的特點，設計實現了功能模塊的最大可能的復用。其中第一級濾波器通過濾波器系數的動態(tài)配置在三種工作模式下分別完成了要求的濾波器性能。相比使用獨立的濾波器設計，資源占用減少到非復用模式下的1/3。

3.3 實驗結果

為方便觀測，使用點頻信號輸入。通過在chipscope工具上錄取數據，使用matlab觀測的方式驗證實驗結果。

實驗一：將設計實例的工作模式設定為模式一，設置輸入的點頻信號信號頻率為902 MHz，采集實例最終輸出的結果如圖5所示。

圖5 模式1(902 M)DDC輸出頻譜

模式一為窄帶工作模式，工作帶寬4 MHz，最終輸出的數據應該是數據率為10 MHz、信號頻率為2 MHz的數字下變頻結果，觀測圖形與預期結果相符合。

實驗二：將設計實例的工作模式設定為模式二，設置輸入的點頻信號信號頻率為925 MHz，采集實例最終輸出的結果如圖6所示。

圖6 模式2(925 M)DDC輸出頻譜

模式二為偵查工作模式，工作帶寬50 MHz，最終輸出的數據應該是數據率為100 MHz、信號頻率為25 MHz的數字下變頻結果，觀測圖形與預期結果相符合。

實驗三：將設計實例的工作模式設定為模式三，設置輸入的點頻信號信號頻率為1 700 MHz，采集實例最終輸出的結果如圖7所示。

圖7 寬帶模式(1 700 M)DDC輸出頻譜

模式三為寬帶工作模式，工作帶寬1 600 MHz，最終輸出的數據應該是數據率為1 800 MHz、信號頻率為800 MHz的數字下變頻結果，觀測圖形與預期結果相符合。參差的其他多條譜線為AD器件帶來的諧波分量。

通過實驗驗證結果可知，本文提出的DDC結構，實現了預期的數字下變頻性能。

4 結論

本文針對雷達系統(tǒng)不同帶寬工作模式共用同一個信號接收前端的應用需求，提出了一種高效多模式可實時切換的DDC設計方案。采用了四倍中頻采樣技術降低了計算復雜度、減少了邏輯資源占用；同時設計了一種并行的抽取濾波器解決了高數據率的寬帶雷達信號在FPGA中實時處理的問題。最后給出設計實例和實驗結果，驗證了設計的正確性。

參考文獻：

[1] 刑 燕. 中頻采樣和數字正交器的原理及工程實現[D]. 南京：南京電子技術研究所, 2003.

[2] 陳 潔. 超寬帶雷達信號處理及成像方法研究[D]. 北京：中國科學院研究生院,2007.

[3] 張炳煌,雷 宏. 超寬帶SAR數字正交解調器設計[J].電子測量技術,2006, 29(6):36-39.

[4] 徐尚中,何東健,萬海軍. 基于FPGA的DDC中抽取濾波系統(tǒng)的設計[J]. 微計算機信息, 2008, 24(9-2): 132-133.

[5] 張峻濤,王 平,傅石雨. 超高速并行濾波結構FIR的FPGA實現及應用[J]. 通信對抗,2013,32(1): 36-39.

[6] 柏曉鎖,施春榮. 基于FPGA及PC機的級聯(lián)數字抽取濾波技術[J]. 雷達與對抗, 2009, 3(3): 41-43.

[7] 陳朝陽,孫劍偉,鄭兆青,等.多級濾波算法的ASIC實現[J]. 華中科技大學學報,2006,34(2):4-7.