1 引言

對于并發(fā)雙頻段信號的通過功放時產生的非線性失真，目前已經有相當多的研究，如2D-MP模型、2D-DDR模型等。但是，這些模型均需要兩組查找表，每個頻段的信號需要一個獨立的預失真器，每個預失真器需要兩個頻段的信號作為輸入，系數(shù)的計算非常復雜，很難大規(guī)模推廣應用。

為了降低并發(fā)雙頻預失真器的成本，本文提出了通過重構信號，兩個頻段信號共用一個預失真器的DPD方案，本方案可以降低系數(shù)計算時的復雜度。接下來，本文將通過實驗平臺驗證其有效性。

2 并發(fā)雙頻數(shù)字預失真

DDR模型如下所示：

其中，K是非線性項的階數(shù)，L是記憶深度，akl是非線性階數(shù)為k、記憶深度為l時對應的DDR模型系數(shù)。

在并發(fā)雙頻模式下，頻率間隔Δω0=2ω0的功放雙頻輸入信號x(n)可以表示為：

其中，x1(n)是低頻段信號的復包絡，x2(n)高頻段信號的復包絡，T是信號的釆樣間隔。

將公式（2）代入公式（1），舍掉±ω0以外的分量，并將同一頻點的分量合并，就能得到低頻段（-ω0）和高頻段（ω0）的輸出信號表達式，也就是2D-DDR模型。其中，低頻段的輸出信號表達式為：

總輸出DPD后信號z(n)可以表達為：

整個并發(fā)雙頻數(shù)字預失真系統(tǒng)框架如圖1所示。

3 雙頻共用查找表并發(fā)雙頻預失真系統(tǒng)

2D-DDR模型的并發(fā)雙頻段預失真體統(tǒng)的系數(shù)計算及查找表系統(tǒng)異常復雜，實現(xiàn)成本非常高，而并發(fā)雙頻信號無法使用普通的DDR預失真模型，是因為ω0通常比較大，現(xiàn)有的ADC無法支持如此寬信號的采樣。

故而考慮在信號處理的過程中重構并發(fā)雙頻輸入信號x’(n)：

其中，ω遠小于ω0，2ω在ADC采樣速率范圍內。

將重構信號x’(n)看作一個整體，就可以使用公式（1）普通DDR模型進行預失真，然后對重構預失真輸出信號z’(n)進行濾波就可以得到z1(n)和z2(n)。本文提出的并發(fā)雙頻DPD系統(tǒng)框架如圖2所示。

從圖2可以看出，新系統(tǒng)只需要一套查找表，而且DPD系數(shù)計算過程將會大幅簡化。

這個方案需要考慮的是，重構的間距更小的雙頻信號能多大程度上代表原來的雙頻信號，使用重構信號計算預失真系數(shù)會帶來多大的系統(tǒng)誤差。考慮到預失真的原理，只要兩個信號頻點的高階互調不落在帶內，DPD與信號所處的頻點是無關的。所以，只需要保證兩個信號頻點自身的非線性交調不會在信號重構時重疊就可以了，一般認為信號的7階及以上的交調非常小，可以忽略；而且，可以通過帶限濾波器使得采數(shù)不包含7階及以上部分。

仿真數(shù)據也證明了這一點，輸入信號是2.1和2.6GHz的兩個10MHz LTE信號，采數(shù)ADC帶有50MHz帶限濾波器，采數(shù)ADC的采樣速率是184.32MHz。仿真數(shù)據如表1所示。

圖1 并發(fā)雙頻DPD系統(tǒng)

圖2 本文提出的并發(fā)雙頻DPD系統(tǒng)

表1 重構信號間距2ω對擬合誤差的影響

從仿真數(shù)據可以發(fā)現(xiàn)，當重構信號間距2ω大于40MHz，也就是4倍載波帶寬時，使用重構信號進行DPD的擬合誤差將會降低到一個可以接受的范圍內。

4 試驗驗證

為了驗證本文提出的DPD系統(tǒng)的線性化性能，搭建了并發(fā)雙頻DPD驗證平臺，由數(shù)字基帶信號板分別發(fā)出兩路峰均比8dBc、帶寬10 MHz的零中頻LTE信號，兩個基帶信號的采樣速率均是92.16Mbit/s。兩路零中頻基帶信號通過上變頻變成本振是2100和2600 MHz的兩路LTE-TDD信號，兩路信號通過合路器合路后進入工作頻段是1.9～2.6G的GaN功放。反饋信號經過下變頻后通過采樣速率是184.32Mbit/s的ADC再送給DSP進行預失真運算。兩個頻段的ADC之間使用同一時鐘同步。

對比試驗中采樣的2D-DDR模型是基于參考文獻[2]的。預失真器中的2D-DDR、DDR模型參數(shù)設置均為：一般項階數(shù)Kq=K=5，一般項記憶深度Lq=L=3，交叉項階數(shù)Kp=Kr=Ks=3，交叉項記憶深度Lp=Lr=Ls=2，本文DPD方案的信號重構間隔為50MHz。

表2列出了使用不同功放模型預失真后的線性化性能?？梢钥闯?，新方案對于DPD性能影響非常小，屬于可以接受的范圍。而且本文方案DPD系數(shù)計算得到了簡化，DPD速度遠遠快于2D-DDR方案，消耗的查找表資源只有2D-DDR方案的一半，所需的只是在信號處理時增加信號重構運算。

表2 DPD線性化性能比較

5 結束語

本文提出了一種基于DDR模型的并發(fā)雙頻DPD方案，并將之實現(xiàn)。相對于現(xiàn)有的并發(fā)雙頻DPD方案，本方案通過重構輸入信號，使得兩個頻段共用一個預失真器，可以節(jié)省一半以上的查找表資源，且大幅簡化系數(shù)計算。試驗結果表明，使用新方案對于DPD性能的影響非常小，相對于節(jié)省資源的巨大收益，微小的性能下降屬于可以接受的范圍。

參考文獻

[1]Zhu Anding, Pedro C. Jos6, Brazil J. Thomas. Dynamic deviation reduction- based Volterra behavioral modeling of RF power amplifiers[J]. IEEE Transactions on Microwave Theory and Techniques, 2006, 54 (12), 4323-4332.

[2]張遠見,胡應添.一種并發(fā)雙頻段數(shù)字預失真技術研究[J].移動通信,2017,41(13):61-65.

[3]Hui M, Liu T J, Ye Y, et al. Synchronization study ofdigital predistortion for concurrent dual- band RF poweramplifiers[J].Journal of Microwaves, 2012, 28( 5) : 69-72.

[4]R. Negra, A. Sadeve, S. Bensmida, and F. M. Ghannouchi.Concurrent dual-band class-F load coupling network for applications at 1.7 and .14 GHz[M]. IEEE Trans. Circuits Syst. II,Exp. Briefs, vol. 55, no. 3,pp. 259-263, Mar. 2008.

[5]A. Zhu, P. J. Draxler, C. Hsia, T. J. Brazil, D. F. Kimball,and P. M.Asbeck. Digital predistortion for envelope- tracking power amplifiers using decomposed piecewise Volterra series[M]. IEEE Trans. Microw.Theory Tech, vol. 56, no.10, pp.2237-2247, Oct. 2008.

[6]Ding L, Yang Z, Gandhi H. Concurrent dual- band digital predistortion[A]. IEEE MTT- S International Microwave Symposium Digest[C]. Canada, 2012. 1-3.

[7]D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan.A generalized memory polynomial model for digital predistortion of RF power amplifiers[M]. IEEE Trans. Signal Processing, vol. 54, no.10, pp.3852-3860, Oct. 2006.