賀 玲，劉洪濤

（中國電子科技集團公司第四十七研究所，沈陽110032）

1 引言

芯片組裝技術(shù)是微組裝核心技術(shù)之一,其組裝質(zhì)量直接影響整個器件和組件的性能[1],隨著混合集成電路向著高性能、高密度以及小型化、低成本的方向發(fā)展，對芯片的組裝技術(shù)和可靠性提出了更高的要求。根據(jù)芯片種類和應(yīng)用環(huán)境的不同，芯片組裝應(yīng)選用合適的組裝技術(shù)[2]。芯片組裝技術(shù)主要有粘接和焊接兩種。粘接分為絕緣粘接和導(dǎo)電粘接；焊接則可根據(jù)實現(xiàn)方式的不同，分為回流焊接和共晶焊接等。

絕緣粘接一般應(yīng)用在不需要電連接的場合；導(dǎo)電粘接需要用到導(dǎo)電膠，此種材料（如導(dǎo)電銀漿）的電阻率大，導(dǎo)熱系數(shù)小，在大功率應(yīng)用方面容易導(dǎo)致芯片結(jié)溫升高，影響功率輸出和可靠性，所以只適合小功率、小信號或控制類器件的導(dǎo)電粘接；回流焊是一種傳統(tǒng)焊接方式，它在工作時需要有一個加熱步驟，將氣流加熱到足夠高溫，并吹向貼好元件的線路板，使元件焊料融化與主板粘結(jié)，其溫度便于控制，還能避免氧化的發(fā)生，適用于需要對成本做出控制的場合；共晶焊接有連接電阻小、傳熱效率高、散熱均勻、焊接強度高、工藝一致性好等優(yōu)點，所以特別適用于大功率器件和有較高散熱要求的功率器件的焊接。

無論以何種方式來實現(xiàn)芯片的組裝，在實際生產(chǎn)中，不可避免會遇到芯片組裝失效的情況。

2 芯片組裝的失效模式

常見的芯片組裝失效模式主要包括：芯片硅表面與芯片粘接材料分離；芯片與粘接材料一起從底座分離；芯片粘接材料層斷裂[3]。其詳細分析及實例如下：

(1)芯片硅表面與芯片粘接材料分離

這種類型的分離，一般會在芯片同粘接材料的粘接強度小于粘接材料同底座的粘接強度的情況下發(fā)生。發(fā)生此類分離的原因可能是粘接材料本身粘接強度不足、粘接工藝缺陷、芯片背面沾污等。

圖1是一例典型的案例，從中可見，粘接材料明顯沒有與芯片背面相熔，失效因此發(fā)生。

圖1 粘接材料與芯片背面熔合異常導(dǎo)致的組裝失效

(2)芯片與粘接材料一起從底座分離

這種分離類型一般是在底座同粘接材料之間的粘接強度小于芯片同粘接材料之間的粘接強度的情況下出現(xiàn)的，出現(xiàn)這類分離的原因可能是粘接材料不適應(yīng)底座材料、粘接工藝缺陷、底座粘接面沾污等。

圖2即為一例典型案例，從中可見，管殼襯底粘接處明顯沒有粘接材料，失效因此發(fā)生。

圖2 底座與粘接材料熔合異常導(dǎo)致的組裝失效

(3)芯片粘接材料層斷裂

納入標(biāo)準(zhǔn)：①身體健康，無全身性疾??；②無代謝性骨疾病、無放化療病史；③無未治愈的牙周炎；④缺牙時間≥3個月；⑤吸煙≤10支/d；⑥牙槽骨條件滿足種植要求，術(shù)中無須植骨；⑦能保持口腔衛(wèi)生，依從性好，知情同意。

這種類型的分離表現(xiàn)為芯片被剪切掉后，芯片和底座上均保留部分粘接材料，即粘接材料自身內(nèi)部發(fā)生斷裂，這是由于粘接材料在焊接工藝過程中受熱不均，或自身的質(zhì)量較差所致。

具體案例如圖3所示。

圖3 粘接材料自身斷裂導(dǎo)致的安裝失效

針對不同類型的組裝失效，應(yīng)采用相應(yīng)的檢測手段，及時發(fā)現(xiàn)隱患，使各種脫焊事件的發(fā)生機率降到最低。

3 檢驗組裝質(zhì)量的幾種檢測手段

根據(jù)GJB548B和GJB128A的相關(guān)規(guī)定，芯片組裝后的成品需要進行質(zhì)量檢測。常用的檢測方法主要包括：通過超聲掃描技術(shù)來檢測芯片組裝質(zhì)量；通過電性能測試檢測芯片組裝質(zhì)量；測試芯片組裝的剪切強度[4]。詳細如下：

(1)超聲波檢測

超聲波檢測方法的實施是利用了材料及其缺陷的聲學(xué)性能差異，通過觀察超聲波的傳播波形反射情況和能量隨時間的變化情況，來檢驗材料內(nèi)部或焊接界面的缺陷程度，屬于無損檢測方法的一種。當(dāng)超聲波遇到缺陷時，會反射回來，產(chǎn)生投射面積和缺陷相近的聲學(xué)“陰影”。對于采用多層金屬陶瓷封裝的器件，往往需要對封裝樣品進行背面減薄，之后再進行超聲檢測。對于由熱應(yīng)力而造成的粘接失效，普通的超聲測試和檢測手段很難奏效，必須還要對器件施加高應(yīng)力，通常要通過老化令缺陷被激活，即器件失效后，再進行檢測。

(2)電性能測試

對于芯片與底座保持導(dǎo)電性連接（如共晶焊、導(dǎo)電膠粘接）的器件，其焊接或粘接質(zhì)量的好壞直接影響器件的熱阻和飽和壓降VCES,所以對晶體管之類的器件，可通過測量器件的VCES來無損地實現(xiàn)對芯片焊接質(zhì)量的檢驗。在保證芯片電性能良好的情況下，如果VCES過大，則可能是芯片虛焊或有較大的“空洞”。此種方法可用于批量生產(chǎn)的在線測試。

(3)剪切力測量

此種方法是用來檢驗芯片與基片間焊接質(zhì)量的最常用最直觀的方法，在焊接或粘接良好的情況下，即使芯片碎裂，焊接或粘接處仍然留有很大的殘留芯片。另外，利用此種方法，焊接空洞處不會粘附芯片襯底材料，芯片推掉后也可直接觀察到空洞的大小和密度[5]。

4 改進組裝質(zhì)量的方法

影響粘接與焊接質(zhì)量的因素有很多，首要因素是材料表面的清潔度和氧化程度。如果焊接表面氧化嚴重，將導(dǎo)致焊料無法良好潤濕基體，從而形成虛焊或空洞。應(yīng)采取有效的清潔措施（溶劑清洗和等離子清洗等），使基體表面活化。

使用芯片粘接工藝時，應(yīng)保證粘接界面有良好的潔凈度，并在芯片表面施加適當(dāng)壓力。獲得良好的表面狀態(tài)清潔和施加壓力都是為了形成界面分子間的結(jié)合力[6]。等離子清洗是一種高效的清潔方法。大量資料及試驗數(shù)據(jù)表明，采用微波等離子對被粘接界面進行處理，可達到清洗、活化和刻蝕等處理效果。如芯片在點銀膠前基板上存在污染物，會導(dǎo)致銀膠呈圓形形態(tài)，此時潤濕角度大于90°，呈現(xiàn)不潤濕的現(xiàn)象，不利于芯片粘接；等離子清洗后，即可使工作表面粗糙度及親水性大大提高，有利于銀膠鋪展及芯片粘接[7]。芯片粘接時采用的固化溫度、固化時間與所選用的導(dǎo)電膠型號直接相關(guān)，一般型號的導(dǎo)電膠通常有多個推薦的固化條件，在電路允許的溫度范圍內(nèi)采用最高溫度條件固化，有利于提高粘接質(zhì)量。同時，提高對粘接芯片施加的壓力，也可增加芯片與膠的微觀接觸面積，進一步提高粘接可靠性。

芯片焊接時除保證焊接表面無污染、表面氧化程度低之外，合理的焊接溫度和壓力等也是保證焊接質(zhì)量的重要因素[8]。焊接溫度設(shè)置過低或者預(yù)熱不充分，使得被焊樣品沒有達到等溫狀態(tài)，可能導(dǎo)致焊料處溫度未到達實際熔點以上；焊料熔化不充分，潤濕性降低，即形成冷焊點。焊接溫度設(shè)置過高，易導(dǎo)致焊料過量溢出，焊接界面之間存留的焊料過薄，降低環(huán)境變化及機械應(yīng)力下的焊接可靠性。適當(dāng)?shù)暮附訅毫δ茉黾雍附硬牧现g的微觀接觸面積，促進焊料對基體界面的潤濕鋪展，也有利于排除氣泡，減小空洞。

5 結(jié)束語

隨著技術(shù)的發(fā)展,芯片的組裝方法將會越來越多并不斷完善。半導(dǎo)體器件焊接或粘接的失效，主要與焊接面潔凈度或平整度差、氧化物存留、加熱不當(dāng)和基片鍍層質(zhì)量有關(guān),要解決芯片粘接不良問題,必須明確不同焊接與粘接方法的機理,逐一分析引發(fā)失效的相關(guān)因素，找出相關(guān)原因，針對性地從粘接材料、封裝工藝實施改進，嚴格生產(chǎn)過程中的檢驗,從而提高芯片組裝的可靠性。根據(jù)測試結(jié)果和分離界面的形貌來判斷芯片組裝質(zhì)量，并分析芯片粘接或焊接情況，特別是粘接脫落的相關(guān)因素，可對芯片粘接材料、粘接工藝等加以控制和優(yōu)化，從而提高組裝質(zhì)量，最大程度地避免組裝失效的發(fā)生。

參考文獻：

[1]葛秋玲,王洋,丁榮崢.芯片粘接失效模式及粘接強度提高途徑[J].電子與封裝,2009(09)：1-4.GE Qiuling,WANG Yang,DING Rongzheng.Failure mode and bonding strength improvement of chip bonding[J].Electronics and Packaging,2009(09)：1-4.

[2]楊偉,鐘付先,李建平.粘接技術(shù)在軍用電子設(shè)備上的應(yīng)用[J].電子工藝技術(shù),2016(06):360-363.YANG Wei,ZHONG Fuxian,LI Jianping.Application of bonding technology in military electronic equipment[J].Electronics Process Technology,2016(06):360-363.

[3]張延偉.半導(dǎo)體器件典型缺陷分析和圖例[M].北京：中國科學(xué)技術(shù)出版社,2004.ZHANG Yanwei.Analysis and illustration of typical defects in semiconductor devices[M].Beijing:China Science and Technology Press,2004.

[4]陳材,鞏維艷,祁俊封等.芯片組裝可靠性與檢測方法研究進展[J].電子工藝技術(shù),2015(09)：253-256.CHEN Cai,GONG Weiyan,QI Junfeng.Research progress on chip assembly reliability and testingmethods[J].Electronics Process Technology,2015(09):253-256.

[5]巫建華.薄膜基板芯片共晶焊技術(shù)研究[J].電子與封裝,2012(12):4-8.WU Jianhua.Research on eutectic technology of thin film substrate chip[J].Electronics and Packaging,2012(12):4-8.

[6]金炯福.粘接技術(shù)的應(yīng)用及幾例失效分析[J].化學(xué)與粘合,1992(02):100-102.JIN Jiongfu.Application of bonding technology and analysis of several failure cases[J].Chemistry and Adhesion,1992(02):100-102.

[7]王宏.粘接工藝失效分析[J].黃金學(xué)報,2000(06):114-117.WANG Hong.Failure analysis of bonding process[J].Gold Journal,2000(06):114-117.

[8]謝飛,劉美鑰.真空共晶焊接技術(shù)研究[J].電子工藝技術(shù),2006(06):344-347.XIE Fei,LIU Meiyao.Research on vacuum eutectic welding technology[J].Electronics Process Technology,2006(06):344-347.