趙 巖 李秀榮 臧 勇

（宿遷學(xué)院機(jī)電工程學(xué)院，江蘇宿遷223800）

0 引言

隨著工業(yè)機(jī)器人應(yīng)用領(lǐng)域的不斷擴(kuò)大以及現(xiàn)代工業(yè)的快速發(fā)展，人們對(duì)工業(yè)機(jī)器人性能的要求越來(lái)越高，因此高速、高精度、智能和模塊化成為目前工業(yè)機(jī)器人發(fā)展的主要趨勢(shì)[1]。近年來(lái)，隨著嵌入式技術(shù)的發(fā)展，一種基于ARM微處理器+DSP+FPGA的嵌入式機(jī)器人運(yùn)動(dòng)控制系統(tǒng)逐漸成為主流。該控制器具有數(shù)據(jù)處理能力強(qiáng)、運(yùn)行速度快、實(shí)時(shí)性好的特點(diǎn)，且具有良好的開(kāi)放性。

1 運(yùn)動(dòng)控制器系統(tǒng)結(jié)構(gòu)

基于ARM+DSP+FPGA的開(kāi)放式機(jī)器人運(yùn)動(dòng)控制器選用TI浮點(diǎn)處理器DSP C6000系列中的TMS320C6713作為主處理器，實(shí)現(xiàn)算法處理、指令控制等功能；選用XILINX公司的XC3S400A FPGA作為協(xié)處理器，實(shí)現(xiàn)并行采集、外部信號(hào)處理、接口轉(zhuǎn)換等功能。ARM選用ARM9系列三星公司的S3C2440，該芯片主頻高達(dá)400 MHZ，工作電壓為1.2 V，具有低價(jià)格、低功耗、高性能特點(diǎn)，負(fù)責(zé)LCD、串口、以太網(wǎng)、USB接口的處理。使用ARM處理器作為上位機(jī)開(kāi)發(fā)平臺(tái)，適用于工業(yè)機(jī)器人、自動(dòng)化生產(chǎn)線(xiàn)、運(yùn)動(dòng)控制、設(shè)備制造等方面。該控制系統(tǒng)性能穩(wěn)定，上手容易，可長(zhǎng)時(shí)間無(wú)故障運(yùn)行，其擴(kuò)展性極強(qiáng)，參數(shù)配置簡(jiǎn)單，易于維護(hù)[2]。本文重點(diǎn)介紹控制部分DSP+FPGA。總體系統(tǒng)框圖如圖1所示。

圖1 運(yùn)動(dòng)控制器總體系統(tǒng)框圖

2 硬件設(shè)計(jì)

2.1 DSP數(shù)據(jù)處理模塊分析

TMS320C6713是32位浮點(diǎn)DSP，最高工作主頻可達(dá)300 Hz，處理速度高達(dá)2400MIPS，片上共有264kB×8位存儲(chǔ)器，片上外設(shè)資源豐富，此外還具有32位EMIF總線(xiàn)[3]，特別適用于計(jì)算復(fù)雜、數(shù)據(jù)量大及實(shí)時(shí)性要求較高的場(chǎng)合。

DSP數(shù)據(jù)模塊主要功能：自動(dòng)復(fù)位和手動(dòng)復(fù)位、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)與處理、結(jié)果數(shù)據(jù)的輸出等。數(shù)據(jù)處理模塊包含電源模塊、時(shí)鐘模塊、復(fù)位模塊、JTAG模塊、外擴(kuò)Flash ROM和SDRAM模塊，其結(jié)構(gòu)如圖2所示。

圖2 TMS320C6713 DSP模塊結(jié)構(gòu)

2.2 FPGA數(shù)據(jù)處理模塊分析

XC3S400A FPGA屬于Spartan-3A系列，高性能、低功耗，具有可配置邏輯資源豐富和邏輯設(shè)計(jì)經(jīng)濟(jì)有效等優(yōu)點(diǎn)。根據(jù)本設(shè)計(jì)要求，F(xiàn)PGA需要四個(gè)模塊的邏輯功能，即PC104Plus總線(xiàn)通信模塊、伺服控制模塊、I/O接口模塊和D/A接口模塊。XC3S400A外圍結(jié)構(gòu)如圖3所示。

圖3 XC3S400A外圍結(jié)構(gòu)

3 接口設(shè)計(jì)

EMIF接口能力強(qiáng)，數(shù)據(jù)吞吐高達(dá)923 MB/s，總線(xiàn)寬度為32bit，而且能夠與存儲(chǔ)器直接相連。FPGA當(dāng)作DSP的外部存儲(chǔ)器處理，通過(guò)在FPGA內(nèi)部設(shè)計(jì)兩個(gè)相互獨(dú)立的FIFO，實(shí)現(xiàn)EMIF對(duì)FPGA的數(shù)據(jù)訪問(wèn)[4-5]，F(xiàn)PGA內(nèi)的狀態(tài)寄存器用于記錄兩個(gè)FIFO的狀態(tài)，為DSP控制兩個(gè)FIFO信息。在FPGA中還有一個(gè)控制邏輯，用于控制兩個(gè)FIFO工作，確保數(shù)據(jù)正確傳輸。

TMS320C6713 DSP主機(jī)接口（HPI）是一個(gè)16位并行接口，通過(guò)HPI與外部ARM微處理器進(jìn)行連接，ARM可以直接訪問(wèn)DSP的內(nèi)部存儲(chǔ)器。與通過(guò)一片雙口RAM使ARM和DSP連接方式相比，采用HPI連接方式更簡(jiǎn)單方便，不需要增加外圍邏輯電路[6-7]。

4 運(yùn)動(dòng)控制器軟件設(shè)計(jì)

首先進(jìn)行DSP和控制器參數(shù)初始化、DSP初始化，包括時(shí)鐘設(shè)置、外接設(shè)備、中斷優(yōu)先級(jí)、計(jì)時(shí)器等工作模式。初始化完成后，DSP從HPI接口讀取ARM中控制指令，同時(shí)從FPGA中讀取當(dāng)前關(guān)節(jié)電機(jī)位置和狀態(tài)信息，若無(wú)異常情況，則進(jìn)行數(shù)據(jù)運(yùn)算；若有異常情況，則停止數(shù)據(jù)運(yùn)算和位置控制，等待異常處理。其工作流程如圖4所示。

圖4 DSP工作流程

5 結(jié)語(yǔ)

本文介紹了基于ARM+DSP+FPGA的運(yùn)動(dòng)控制器設(shè)計(jì)方案，該設(shè)計(jì)能更好地實(shí)現(xiàn)硬件的可重構(gòu)性，提高運(yùn)動(dòng)控制器的靈活性和開(kāi)放性。該設(shè)計(jì)中各芯片間采用的接口設(shè)計(jì)，不僅滿(mǎn)足了高傳輸速率和簡(jiǎn)單方便的原則，也縮小了體積，可靠性提高。

[1]王田苗，陶永.我國(guó)工業(yè)機(jī)器人技術(shù)現(xiàn)狀與產(chǎn)業(yè)化發(fā)展戰(zhàn)略[J].機(jī)械工程學(xué)報(bào)，2014，50（9）：1-13.

[2]李松，李迪，翟振坤.基于ARM+DSP+FPGA+MCU的高速嵌入式數(shù)控系統(tǒng)研究[J].機(jī)床與液壓，2013，41（3）：89-92.

[3]三恒星科技.TMS320C6713 DSP原理與應(yīng)用實(shí)例[M].北京：電子工業(yè)出版社，2009.

[4]錢(qián)志恒，周亞軍.基于DSP和FPGA的運(yùn)動(dòng)控制器[J].機(jī)電工程，2009，26（1）：38-41.

[5]何國(guó)軍，陳維榮，劉小強(qiáng)，等.基于DSP與FPGA的運(yùn)動(dòng)控制器設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2009（7）：35-37.

[6]孫德瑋，祁曉磊，蔡學(xué)良，等.基于HPI接口實(shí)現(xiàn)DSP和ARM間的通信[J].微處理機(jī)，2009，30（3）：61-63.

[7]徐魯旭.基于ARM+DSP的機(jī)器人控制系統(tǒng)設(shè)計(jì)[D].北京：北京郵電大學(xué)，2010.