張偉+張建++霍亮++高巖++孫天澳++李旭升++王云亮

摘 要本文將介紹基于FPGA構(gòu)建SOPC硬件系統(tǒng)，通過NIOS II軟件系統(tǒng)實(shí)現(xiàn)具有探測信號(hào)的處理，穩(wěn)峰控制等特點(diǎn)的電路設(shè)計(jì)方案。

【關(guān)鍵詞】FPGA NIOS II系統(tǒng) 探測器

探測器信號(hào)處理電路是模擬電路和數(shù)字電路的混合設(shè)計(jì)，對(duì)穩(wěn)定性，信號(hào)處理速度，信噪比等性能都有著很高的要求，同時(shí)也需要控制器與處理器對(duì)設(shè)備進(jìn)行控制和互相通訊，因此在實(shí)現(xiàn)信號(hào)處理的過程中對(duì)硬件設(shè)計(jì)和軟件設(shè)計(jì)都有很高的要求。本文提出基于FPGA的數(shù)字電路設(shè)計(jì)和NIOS II系統(tǒng)化處理器的信號(hào)處理設(shè)計(jì)方案，具備了在探測器信號(hào)處理中高集成化，多控制應(yīng)用等特點(diǎn)，有條件滿足探測器信號(hào)處理電路設(shè)計(jì)和軟件設(shè)計(jì)的需要。

1 FPGA以及SOPC系統(tǒng)介紹

數(shù)字電路的發(fā)展和應(yīng)用在現(xiàn)有產(chǎn)品的開發(fā)中起到的不可或缺的作用。高集成化，系統(tǒng)化，低功耗，低成本等要求已經(jīng)成為產(chǎn)品開發(fā)中的主要設(shè)計(jì)要求。Altera公司基于數(shù)字電路開發(fā)中的設(shè)計(jì)要求推出了Cyclone ii系列的FPGA，其特點(diǎn)是功耗低，成本低，大容量的運(yùn)算邏輯門，高運(yùn)算速度等，其性能的優(yōu)越性已經(jīng)能夠滿足民用級(jí)產(chǎn)品設(shè)計(jì)的高要求。

SOPC系統(tǒng)（片上可編程系統(tǒng)）是基于FPGA設(shè)計(jì)的NIOS II系統(tǒng)的硬件平臺(tái)，Altera公司提供了三大軟件為SOPC來服務(wù)：

（1）Quartus II；

（2）SOPC builder；

（3）Nios ii IDE；

其中Quartus II軟件是對(duì)FPGA和CPLD的編程軟件，可以使用VHDL和VeilogHDL等硬件描述語言進(jìn)行編程，但是實(shí)現(xiàn)應(yīng)用系統(tǒng)的編程較為困難，而且硬件描述語言與C語言編程之間不通用，加上FPGA系統(tǒng)設(shè)計(jì)的局限性，大大限制的FPGA的發(fā)展。不過，SOPC builder和Nios ii IDE軟件為應(yīng)用系統(tǒng)編程提供了一個(gè)溝通的橋梁，實(shí)現(xiàn)了在FPGA上構(gòu)建硬件環(huán)境，使用Nios ii IDE軟件通過C語言進(jìn)行應(yīng)用系統(tǒng)的設(shè)計(jì)，使FPGA具有更加寬廣的應(yīng)用范圍。

Altera公司還開發(fā)了基于Matlab的Dspbuilder軟件，使在FPGA中的NIOS II系統(tǒng)上實(shí)現(xiàn)DSP數(shù)字信號(hào)處理成為可能。

2 NIOS II系統(tǒng)設(shè)計(jì)應(yīng)用

NIOS II系統(tǒng)是在FPGA構(gòu)建的SOPC硬件環(huán)境上使用可定制的CPU處理器，通過其獨(dú)有的Avalon總線分別與存儲(chǔ)器和其他外設(shè)驅(qū)動(dòng)進(jìn)行連接，使用軟件編程完成應(yīng)用系統(tǒng)，再通過各個(gè)驅(qū)動(dòng)接口與實(shí)際外設(shè)建立連接，從而構(gòu)成一個(gè)完整的系統(tǒng)。

NIOS II系統(tǒng)所有接口驅(qū)動(dòng)都是通過官方提供的IPcore來實(shí)現(xiàn)的，用戶不需要編寫底層的驅(qū)動(dòng)，只要將需要的外設(shè)接口添加到FPGA構(gòu)建的SOPC硬件系統(tǒng)中，再與實(shí)際外設(shè)連接，就可以通過NIOS II IDE軟件中用C語言編程應(yīng)用程序了。

同時(shí)還有第三方廠商提供的大量的IPCore，使用IPcore可以在硬件所需功能和工藝技術(shù)尚未確定的邏輯設(shè)計(jì)階段很容易借助EDA綜合工具修改與其他外部設(shè)備的連接，并且用戶可以開發(fā)自定義的軟核IPcore。

當(dāng)需要推出新產(chǎn)品時(shí)，開發(fā)人員可以使用這些IPCore靈活的構(gòu)建需要的系統(tǒng)，也可以重復(fù)利用并復(fù)制在不同的系統(tǒng)中。提高了系統(tǒng)的可讀性，可靠性和可移植性。

NIOS II系統(tǒng)設(shè)計(jì)不但具有可重構(gòu)性的應(yīng)用特點(diǎn)，而且還提供完善的RTOS嵌入式操作系統(tǒng)應(yīng)用平臺(tái)，方便進(jìn)行系統(tǒng)優(yōu)化設(shè)計(jì)。

3 探測器信號(hào)處理電路

探測器信號(hào)處理電路總體框圖如圖1所示。

探測器信號(hào)處理電路的工作原理是信號(hào)通過前置放大器轉(zhuǎn)換，然后通過主放大器轉(zhuǎn)換成電路所需信號(hào)，經(jīng)過閾值比較器處理，信號(hào)整形，計(jì)數(shù)，分頻等操作完成對(duì)探測器輸出信號(hào)所帶信息的處理，再輸出給上位機(jī)軟件，并形成用戶所需要的具體數(shù)據(jù)。

探測器信號(hào)處理電路還需要對(duì)信號(hào)對(duì)應(yīng)的放射源能譜進(jìn)行穩(wěn)峰，同時(shí)通過信號(hào)的處理，反饋控制量給高壓控制器，輸出高壓調(diào)整探測器輸出信號(hào)，實(shí)現(xiàn)電路穩(wěn)峰。

因此，由探測器的信號(hào)特點(diǎn)決定了信號(hào)處理電路的穩(wěn)定性，處理速度，信噪比等性能都要滿足高要求的系統(tǒng)設(shè)計(jì)。

4 系統(tǒng)整體總體設(shè)計(jì)方案

整體系統(tǒng)主要包括3個(gè)部分：

（1）模擬電子部分；

（2）FPGA數(shù)字電路集成設(shè)計(jì)；

（3）NIOS II系統(tǒng)控制設(shè)計(jì)；

4.1 模擬電子部分

模擬電子部分包括電源，信號(hào)放大，閾值比較器等，這里不多做介紹。

4.2 FPGA數(shù)字電路集成設(shè)計(jì)

這一部分主要分為對(duì)信號(hào)的整形電路和頻率計(jì)數(shù)器的設(shè)計(jì)：

（1）信號(hào)經(jīng)過閾值比較器后，數(shù)字電路設(shè)計(jì)針對(duì)探測器信號(hào)幅值和脈沖寬度設(shè)計(jì)信號(hào)整形電路，取高電平下降沿采樣，對(duì)信號(hào)脈沖信號(hào)整形。

（2）整形信號(hào)經(jīng)過D觸發(fā)器使信號(hào)同步進(jìn)入頻率計(jì)數(shù)器，計(jì)數(shù)器的設(shè)計(jì)為2進(jìn)制N位頻率計(jì)數(shù)器。

4.3 NIOS II控制系統(tǒng)設(shè)計(jì)

NIOSII系統(tǒng)主要是信號(hào)處理硬件電路的驅(qū)動(dòng)設(shè)計(jì)以及邏輯計(jì)算功能的實(shí)現(xiàn)。主要包括以下幾個(gè)部分：

（1）DA數(shù)模轉(zhuǎn)換器應(yīng)用設(shè)計(jì)。信號(hào)輸入閾值比較器與閾值電壓比較輸出高低轉(zhuǎn)換電平，閾值電壓由DA數(shù)模轉(zhuǎn)換芯片輸出。同時(shí)高壓控制器輸入電壓也通過DA數(shù)模轉(zhuǎn)換得到。

（2）AD模數(shù)轉(zhuǎn)換器應(yīng)用設(shè)計(jì)。將高壓控制器輸入電壓，溫度信號(hào)等模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，獲取上位機(jī)所需顯示參數(shù)值。

（3）與上位機(jī)通訊RS232或RS485信號(hào)通訊設(shè)計(jì)。

（4）邏輯運(yùn)算部分。主要包括對(duì)信號(hào)計(jì)數(shù)量的邏輯運(yùn)算、超道運(yùn)算、跑峰復(fù)位、PID控制、上位機(jī)通訊、參數(shù)顯示、調(diào)整控制等設(shè)計(jì)。endprint

（5）顯示部分和調(diào)整應(yīng)用設(shè)計(jì)。在設(shè)計(jì)中需要對(duì)閾值電壓等參數(shù)進(jìn)行調(diào)整和顯示。顯示部分一般為數(shù)碼管顯示或液晶屏顯示，控制部使用按鍵或撥碼開關(guān)等。

（6）外部FLASH和SRAM應(yīng)用設(shè)計(jì)。

（7）其他硬件設(shè)備應(yīng)用設(shè)計(jì)。包括添加時(shí)鐘芯片驅(qū)動(dòng)，USB驅(qū)動(dòng)，SD或CF卡驅(qū)動(dòng)，網(wǎng)卡驅(qū)動(dòng)，觸摸屏驅(qū)動(dòng)，VGA驅(qū)動(dòng)等，可以依照設(shè)計(jì)需要進(jìn)行添加和編程應(yīng)用程序。

（8）RTOS操作系統(tǒng)設(shè)計(jì)。uc/os ii， uclinux等多任務(wù)實(shí)時(shí)操作系統(tǒng)也可以嵌入NIOS II系統(tǒng)中使用。

本系統(tǒng)具有以下幾個(gè)特點(diǎn)：

（1）FPGA 功耗低，成本低，適于產(chǎn)品開發(fā)。

（2）NIOS II系統(tǒng)的硬件驅(qū)動(dòng)都是依據(jù)IPcore修改添加，并且應(yīng)用靈活，可根據(jù)產(chǎn)品需求刪減添加外部設(shè)備。

（3）FPGA本身運(yùn)算速率高，可以滿足系統(tǒng)運(yùn)算速率的設(shè)計(jì)要求。

（4）構(gòu)建SOPC硬件環(huán)境和使用NIOS II 系統(tǒng)編程，能夠使FPGA實(shí)現(xiàn)數(shù)字電路和應(yīng)用系統(tǒng)相結(jié)合的設(shè)計(jì)，滿足產(chǎn)品高集成化的要求，而且軟件修改方便，使硬件調(diào)整量減小，從而減少了硬件重新設(shè)計(jì)所帶來的人力，時(shí)間，物力資源的浪費(fèi)，

（5）RTOS嵌入式多任務(wù)實(shí)時(shí)操作系統(tǒng)可以提高產(chǎn)品的應(yīng)用性能，而且具有多種操作系統(tǒng)可供選擇。

5 結(jié)語

未來產(chǎn)品設(shè)計(jì)將向著高集成化，高處理速度，一體化，多功能應(yīng)用等多領(lǐng)域發(fā)展。在現(xiàn)有的系統(tǒng)設(shè)計(jì)中，基于FPGA設(shè)計(jì)NIOS II系統(tǒng)具有設(shè)計(jì)靈活，軟件配置完善，硬件設(shè)計(jì)集成化高，低功率，低成本等特點(diǎn)，在越來越多的產(chǎn)品設(shè)計(jì)中嶄露頭角，尤其是RTOS嵌入式操作系統(tǒng)與NIOS II系統(tǒng)的結(jié)合也為產(chǎn)品發(fā)展提供了更高的應(yīng)用環(huán)境，因此為了提高產(chǎn)品科技含量以及更優(yōu)化設(shè)計(jì)，使用基于FPGA的NIOS II系統(tǒng)的設(shè)計(jì)方案將會(huì)為我們提供一個(gè)新的發(fā)展方向。

參考文獻(xiàn)

[1]李蘭英等.NIOS II嵌入式軟核SOPC設(shè)計(jì)原理及應(yīng)用[M].北航出版社，2006-11-01.

[2]EDA先鋒工作室.ALERA CPLD/FPGA 設(shè)計(jì)[M].北京：人民郵電出版社，2011-02-01.

[3]周立功.SOPC嵌入式實(shí)驗(yàn)教程（二）[Z].廣州致遠(yuǎn)電子有限公司，2006.

作者簡介

張偉（1980-），男，1998年7月畢業(yè)于吉林大學(xué)，本科，學(xué)士，丹東東方測控技術(shù)股份有限公司副總工程師，教授研究員級(jí)高級(jí)工程師，遼寧省“百千萬人才”百人層次，享受國務(wù)院特殊津貼，主要從事同位素在線檢測儀表的研發(fā)工作。

作者單位

丹東東方測控技術(shù)股份有限公司 遼寧省丹東市 118000endprint